1、 IBIS模型培訓要點：模型的概論模型的分類模型的基本理論模型的檢查連接器和過孔的模型 一模型的概論仿真的第一步離不開IBIS模型的收集，下面是關于模型的一些基本知識：模型產生的流程：模型的轉換工具：上圖中的IBIS to DML的轉換的工具已經整合到Cadence的仿真工具中，DML是指DEVICE MODEL Language模型的精度：模型是否能夠準確反映器件BUFFER的工作狀態，直接關系到仿真的準確性，因此模型內部的檢查是必須的： 下面是一個模型的BUFFER的圖與實際測量的結果對比：（二）模型的分類：模型的分類方式有兩種：以文本格式的分類和以器件類型的分類以文本格式的分類：SPIC

2、E（典型的晶體管模型）同類的模型有PSPICE HSPICEIBIS （行為極的模型）器件類型分類的模型：DEVICE MODELIO BUFFER（Drive receive）Discrete deviceBoardmodelINTERCONNECT MODELTransmission lineConnectorCablePackageViaIBIS模型的定義：IBIS模型的作用：SPICE模型與SPICE模型的比較： 三IBIS的基本理論IBIS 模型的幾種等效電路：IBIS模型版本的區別IBIS 1.1版本的時候，僅僅只是CMOS的電平無邊沿控制，對于高速芯片的由電平的上升沿及下降沿控制

3、的電路，顯然不適用。IBIS模型2.0版本最主要增加包括ECL的多總線支持，終端和漏極開路模型，差分I/O及復雜包裝參數定義 。模型3。2版本主要增加的是FBGA的PIN模型選擇，及多級驅動和動態箝位 (所以特別注意的是當你拿到廠家給你的模型，首先要檢查模型的版本信息，當然觀察模型的曲線，版本越高級，曲線的精度越高，但是可能有些芯片的IBIS模型版本沒有升級到那麼高，但是也要看是否可用，比如我這次有一個器件的模型中Buffer的類型是差分I/O，但是供應商給的版本是V2.0，模型中沒有定義差分的關鍵字，由于差分模型是在V2.1以上版本才有，所以就必須和廠家聯系重新給你更新版本的IBIS模型。還

4、有如果板上有FBGA器件也應該使用V3.2版本的IBIS模型，因為只有這個版本的模型才有FBGA的PIN模型的選擇。E0所以了解器件的特性，才能一開始就向廠家素要正確版本IBIS模型。，由于器件的特性，并不是個版本的模型所增加的內容，都得到體現) 拿到模型后，預先要熟悉的信息：文件頭文件頭包含有關于IBIS版本、文件名以及資料來源、修訂等信息。下面是文件頭的例子。圖2-2是文件頭的示例。IBIS Ver 3.2File Name filename.ibsFile Rev 1.0Date 10/24/00Source xyz datebook IBIS文件頭需要下列關鍵字：IBIS Ver 本文

5、件的IBIS版本。File Name IBIS的文件名（文件名不多于80個字母，包括注釋在內）File Rev IBIS文件或模型的修訂級別。下列關鍵字在IBIS頭部分為可選項：Comment Char 用于改變注釋符。默認的注釋符為管狀線（|）。Date 文件創建日期。Source 模型數據的來源。Note 涉及到文件及元件的相關信息。Disclaimer 任何法律的放棄。Copyright 任何版權信息。元件描述在IBIS文件元件描述包含有從數據手冊中得到的元件引腳、封裝電特性等信息。在此部分中可定義管腳到緩沖器（模型）的映射。Component 256Kx16_4MManufactuer

6、 MotorolaPackage| typ min max R_pkg 100m 40m 200m L_pkg 5.0nH 2.5nH 7.0nHC_pkg 1.5pF 2.5pF 7.0pF |Pin signal_name model_name R_pin L_pin C_pin 1 DQ/ io_ex NA NA NA 2 DQ io_ex NA NA NA 44 A NC NA NA NA 圖2-3：元件描述部分在元件描述中IBIS需要下列部分關鍵字Compoent 標志元件描述的開始，為元件定義一個唯一的名字。一般推薦使用標準名稱作為元件名。Manufacture 聲明元件生產商的名

7、稱。Package 包括組件導線電阻、電感、電容的變化范圍，有典型值、最小值、最大值。IBIS需要典型值，它必須在最小值和最大值前說明。 Pin 將引腳號映射到信號名和模型名上。IBIS需要信號注意的是：File Name filename.ibs和 Compoent的名字可以不一樣的，但是File Name后的文件名必須是小寫，而且必須與IBIS模型的名字完全相同。模型描述中關注的參數：注意的是Tco 的測量是時序測量的條件：Cref ,Rref,Vref,是芯片內部的負載，我們在仿真參數的選擇的時候，如下圖：From Library的選擇是考慮到了芯片的負載上的傳輸延遲，而ON the d

8、elay 是沒有考慮芯片內的負載的。而我們在計算SWICH DELAY 和settledelay 的時候，必須考慮芯片的負載。模型的內部電路9上圖中，左邊的電路為INPUT電路，后邊為驅動電路，其中的驅動電路中，PULLUP及PULLDOWN 的結型場效應管，不同的電路模型中，可以有不同，可以是上面為P型MOS，下面是N型MOS，也可以反之。所以不同的PULLUP及PULLDOWN的電路波形可能是反向的。典型的三態電路如下上圖是一個模型，通過Input及Enable電平變化來實現兩個MOS管的導通和截止，輸出不同電平測量V-I曲線，三態時，IBIS僅需要四個設定的I-V關系曲線，一個是下拉接通

9、（輸出為低）的關系曲線，另一個是上拉接通（輸出為高）的關系曲線。下拉的I-V關系數據以地為參考源定義為Pulldown，上拉的I-V關系數據以器件供給正電源為參考源定義為Pullup。當不使能時，兩管截止測量二極管的箝位特性，可以使用POWER Clamp和GND Clamp說明二極管的鉗位特性。當信號電壓高于器件的電源電壓時為電源鉗位POWER Clamp，信號電壓低于參考地時為地鉗位GND Clamp。而對于這四個設定曲線有分別在MIN,MAX,TYP測量情況，因此3-states有條I/V曲線設置。Output Onlly Buffer在這種模型中，僅需要兩個設定的I-V關系曲線，即上拉

10、MOS管導通，或下拉MOS管導通時，測量的Pull-down和Pull-up的-V曲線，同樣它們也MIN,MAX,TYP測量情況，因此utput的模型應該有條I/V曲線設置。這種模型需要使用C_comp說明驅動器的管芯電容。Output模型中邏輯狀態的轉換（低到高或高到低）與下圖所示的線性斜率近似。斜率不包括封裝影響，只包括驅動電容的影響。Ramp描述了兩個參數，dV/dt_r說明上升時間，dV/dt_f說明下降時間。dV/dt_r dV是信號上升沿由20%至80%的幅度范圍，dt_r是指此上升范圍所用的時間。dV/dt_f dV是信號下降沿由80%至20%的幅度范圍，dt_f是指此下降范圍所

11、用的時間。R_load 確定斜率的測試負載。 對于上面的曲線只有I/O,三態和Output的模型才有，而斜率的測試負載R_load一般是om，如果驅動能力差，那麼歐姆可能不滿足要求，那麼會加入更大一些的電阻，來提高驅動能力。而對于后面提到的Open Drain或是ECL 類型的Buffers,負載電阻和電壓是特定的。Input Buffers一個Input模型與其它基本IBIS模型的區別僅在模型部分不同。Input有兩個I-V關系曲線的集合，一個是地鉗位，一個是電源鉗位。匯集的地鉗位數據指信號電壓相對于參考源地的電壓電流關系數據；匯集的電源鉗位數據指信號電壓相對于參考源供電電源的電壓電流關系數

12、據。僅在器件中有鉗位特性時，IBIS需要電流輸入表建模。IBIS需要C_comp參數描述接收器的管芯電容。對于所有的Input模型， IBIS需要Vin1和Vin2參數，這兩個參數描述了緩沖器的開關閥值電壓。同Output Buffer模型一樣也條I/V曲線設置。Open Drain Buffers一個Open Drain模型有三個I-V關系曲線的集合，一個是一個是下拉接通（輸出為低）的關系曲線（Pull-down）, 一個是地鉗位（Gnd clamp）, 一個是電源鉗位(Power clamp),由于Open Drain Buffers沒有接上拉MOS管，所以沒有Pull-up的I/V曲線，

13、同樣它們也有在MIN,MAX,TYP測量情況，所以共有條I/V曲線設置。上面所描述的模型都是TTL類型的，它們的驅動方式是行為極，主要通過CMOS的導通和關斷方式來完成。而這種模型的掃描電壓范圍是cc 到2*Vcc.但是對于Open Drain Buffers的掃描電壓范圍不是由內部的工作電壓決定的，而是由外加的上拉電阻的電壓決定，所以它的掃描電壓范圍是V-ref到2Vref對于Pull-up和Power clamp的數據是與內部工作電壓Vcc相關的,當Vcc變化時，掃描范圍也是隨Vcc變化的。如下數據是很多模型中經?？梢姷模缫粋€器件的工作電壓為3.3v+/-10%,因此掃描的范圍是 typ

14、 min max-3.3v to 6.6v -3.6v to 6.3v -3.0v to 6.9v一般情況下，掃描電壓的范圍在Vcc到2*Vcc.但是在混合電壓的情況下，我們應該使用大的電壓值做為掃描范圍。如一個電壓為3.3v容余最大值為5v的Buffer，那它的掃描范圍在5v to +10v. Open Drain 器件的掃描范圍是由外接上拉電阻的電壓決定的，與內部的工作電壓Vcc無關，掃描電壓的范圍在Vpullup to 2*Vpullup.同時還要注意的模型中的 Pullup和POWER Clamp中的電壓值Pullup和POWER Clamp中的電壓值V是相對于電源的，即VVDD-VO

15、utput；而Pulldown和GND Clamp中的電壓值V是相對于地的，即VVOutput。圖表中電流Itable的方向，規定流入器件的方向為正，流出為負。終上所述模型的定義有模型名、模型類型、C_comp、DC 參數或時序參數、V/I數據表(包括Pullup、Pulldown、POWER Clamp和GND Clamp)、Ramp 數據表（包括測試的溫度范圍、電壓范圍、dV/dt，以及參考負載R_load）和V/t數據表（通常給出4個Waveform數據表，即參考電壓為供電電源時的Rising Waveform和falling Waveform數據，以及參考電壓為地電平時地Rising

16、Waveform和falling Wavefor，同時每個數據表還常常給出了參考負載R_fixture5）等信息。模型類型可以是Output，Input，3-state，Output-Ecl以及Open-drain等I/O屬性。模型類型的I/O屬性不同，對DC 參數或時序參數以及數據表要求的內容也不同。以模型類型是Input為列，只需要DC參數Vinh和Vinl值，以及V/I數據表的POWER Clamp和GND Clamp數據。而模型I/O類型，除DC參數Vinh和Vinl，還需要時序參數Vmeas，Rref，Cref和Vref，以及完整的V/I數據表、Ramp 數據和V/t數據表等信息。需

17、要說明的是，對于Output類型的模型，該部分中時序參數Vmeas，Rref，Cref和Vref是必須的，而Vinh和Vinl不要求。我們可以舉列對上面的模型電路進行進一步解釋：下面模型的波形是上研所提供，模型文件名為ca91l862a.ibs如圖所示,分別抽取的模型名為輸出模型OUTB，和輸入模型輸入INGPULLUP波形如下：PULLUP和POWER GLAMP時，記住在分析電路的驅動電壓時，Vout=Vcc-Vtable,所以上圖對應的-3。3V，在實際電路中，應為6。6V左右，電壓應反向分析。而且模型中一定會提供電源電壓Vcc,的值， 理論上PULLUP的掃描電壓應是-Vcc到2Vcc

18、,但不排除，有些模型的電壓范圍沒有完全包涵，或超過掃描范圍。上面的就是電壓范圍不夠。但是在這個范圍內取樣點足夠也是可以的。上面的曲線，我們可以看出在對應的6.6V時，電流最大，當正向電壓逐漸降低時，電流減小，所以可以判定，上拉的MOS管為典型N型MOS管正向電壓導通。電流為正。 下面是對應的PULL DOWN的波形：從上面的波形，我們可以看到，導通后，當電壓為-3。3v時，對應的電流為最大，當負向電壓減小時，電流值減小，所以是很明顯的P型MOS管福向電壓導通，電流方向為負。PULL UP及PULL DOWN對應的波形狀況，取決于不同類型的MOS管，這里沒有一個固定的規律可尋。下面是輸入模型對應

19、的POWER GLAMP和 GND GLAMPPOWER GLAMPPOWER GLAMP的時候，兩個MOS管截止，輸入電壓高于電源電壓，產生電源嵌位。同樣的電壓分析，要反向分析。圖上電壓-3。3V對應實際電壓為6。6V，當外接電壓為最大6。6V時高于電源電壓，上面的二極管正向導通，電流流向由高電勢向低電勢，電流流進為正。當電壓減小時，與電源電壓的差值減小，電流越小，是很典型的二級管正向導通特性。GND GLAMP可以看到當GND GLAMP時，外接電壓小于地電平的時候，下面的二極管正向導通，對地電壓越小，從地電平向外流的電流越大，因此方向為負。當電平高于地電位后，二極管截止，電流趨向為零。對

20、于V-I曲線，我們分析的就是MOS管和二極管的特性，當你分析PULL UP和PULL DOWN的時候，要分清的是接的什麼類型的MOS管，P型和N型是正好反向的。而POWER GLAMP和GND GLAMP的波形是有規律的，因為兩個二極管的連接方式是固定的。POWER GLAMP 單調遞減，GND GLAMP單調遞增?？赡苡行┠Ｐ偷牟ㄐ尾皇翘?，但嵌位的特性是不變的。（四）模型的檢查 4.1 IBIS模型文件中基本問題的檢查模型文件整理中的最基本的問題如下：1）“tab”轉“space”。仿真時，CADENCE要將標準的IBIS模型文件（.ibs文件）轉化.dml文件格式，由于CADENCE對.

21、ibs文件中字符串之間的間隔只認識“space”形式的，對于tab形式的，在轉化時將出錯5。所以整理模型的第一步工作是將整個文件作一次由“tab”space”的轉化，以排除.ibs文件中可能出現的tab”形式的空格。推薦的文本編輯軟件為UltraEdit32。2）物理量單位的檢查。IBIS標準支持國際單位制，支持十進制記數法和科學記數法。注意電阻的單位符號是用ohms表示的，另外用u代替。4.2 文件頭部分的檢查主要是檢查由關鍵詞File name定義的文件名是否與存在磁盤中的模型文件名一致，若不一致，CADENCE轉化此模型時會報錯。另外此文件名的首字母不能大寫（磁盤中的文件名無所謂），否則

22、也會報錯的。4.3 封裝描述部分的修改主要是修改由Component定義的器件名，使之與原理圖庫中由default_signal_model定義的內容一樣；R_pkg、L_pkg或C_pkg的取值范圍是否按“typ”，“min”和“max”的順序排放，如表2所示。文件中其它各處的物理量或數據的“typ”，“min”和“max”數據也應按上述順序排放，否則要予以調整，下面不再贅述。需要注意的是，“min”和“max”的值可以缺省，用NA表示，但“typ”值是必須的。4.4 管腳描述部分的檢查檢查文件中PIN的定義是否與datasheet一樣，檢查同類pin是否被定義為同一模型名。而來的，其中某些

23、pin的信號的命名與實際不符，少數幾個pin的所屬模型名有出入。4.5 模型類型描述部分的檢查主要是檢查模型檢查DC參數或時序仿真參數、電壓范圍、溫度范圍以及各數據表是否正確或異常。下面分述之。4.5.1 DC參數或時序仿真參數的檢查對于Input類屬性的模型，DC參數Vinh和Vinl是必須的，若文件中缺失，應該補上，它們的值可分別由datasheet提供的Vinhmin和Vinlmax得到。如表4所示的INP模型。對于Output類屬性的模型，時序參數Vmeas，Rref，Cref和Vref是必須的，若缺失，應補上。其中，Vmeas 輸出電壓測量參考值；Rref 測試電路的負載電阻；Cre

24、f 測試電路的負載電容；Vref 測試電路的負載參考電壓上述參數也可從datasheet中關于AC 特性表格的負載條件上查到，有時這些參數只在AC特性表格下面的Notes中說明，因此需要仔細閱讀datasheet；有時Rref，Cref和Vref也可以從測試電路中獲得，圖3和圖4所示是兩種比較典型的測試電路。由圖3可知：Cref30pF，Vref0V，由于測試電路中沒有電阻，可認為是高阻，故Rref1M。30pOutputInput圖3 典型測試電路1由圖4可知：Rref50，Vref1.5V，由于電路中沒有電容，故Cref0pF。圖4 典型測試電路2VT=1.5VZo=5050Output一

25、般而言，Vmeas的典型值為VDD/2，當無法從器件的datasheet上查到確定的Vmeas時，可將Vmeas的值設為VDD/2進行仿真，不過，僅作權宜之計，本文作者不推薦這么做。4.5.2 檢查電壓范圍、溫度范圍的檢查IBIS模型文件給出的測試電壓及溫度范圍有時與datasheet中的不一樣，這時需要根據datasheet予以更正。4.5.3 檢查數據表的檢查主要是檢查V/I數據表，即Pullup、Pulldown、POWER Clamp和GND Clamp數據表，Ramp數據表，以及V/t數據表中數據的合理性。Pullup和POWER Clamp中的電壓值Vtable是相對于電源的，即V

26、tableVDD-VOutput；而Pulldown和GND Clamp中的電壓值Vtable是相對于地的，即VtableVOutput。表中電流Itable的方向，規定流入器件的方向為正，流出為負。通常，V/I數據要求單調，具體辦法有三中：一是在模型文件中直接檢查數據；二是借助CADENCE的SPECCTRAQuest通過觀察V/I曲線來實現；三是利用SPECCTRAQuest轉化.ibs文件為.dml文件時，閱讀轉化信息的message文件，該文件的”warning”會指出非單調點。在初步的模型檢查中，大多采用第一種方法，若發現有異常的數據，則一般根據物理規律加以修改，或去掉。V/I數據的

27、非單調點一般不會影響.dml文件的成功轉化和仿真，但是在仿真時模型不收斂或穩態電壓值不正常時，才需要認真地檢查和推敲非單調點。V/t數據表可以使仿真時上升和下降波形更加準確，其出現應該成對5，即Rising Waveform和Falling Waveform在文件中成對出現。一般應特別注意它的時間起點是否從0開始，否則進行.dml轉化時會出錯。V/t數據也會影響穩態電壓值的。V/t數據表在文件中可以刪掉，不過作為描述上升沿和下降沿特性的Ramp數據表是必須有的。V/t數據表更準確些。4.5.4 模型格式的轉化CADENCE仿真用的IBIS模型是CADENCE專用的.dml文件格式，因此需要將標

28、準的.ibs文件轉化為.dml文件，具體辦法可以采用如下步驟：進入SPECCTRAQuest環境點擊按鈕LIB，進入signal analysis library browser窗口點擊按鈕Ttranslate點擊按鈕ibis2signoise，進入文件選擇窗口選擇要轉化的.ibs文件選擇保存.dml文件的目錄和文件名點擊按鈕ok。轉化結束后，SPECCTRAQues還會提供一個message文件，說明該IBIS模型中的一些問題。Error是一定需要修改的，而warning中的大部分是可忽略的，但有些是需要修改的。在仿真過程中發現模型有問題時，可仔細分析warning，從中可得到很多幫助。4.

29、5.5模型收斂性的驗證和穩態電壓值的檢查模型收斂性的驗證需要利用該模型進行仿真，具體的仿真步驟可以參考CADENCE的help文件。在仿真時，經常會出現不收斂的情況，原因有很多，這時應該首先根據提示，打開工程下的tlsim文件，查看是在DC階段還是transient階段出的錯，如在DC階段，可檢查V/I數據表中各組數據以及V/t數據有無異常，該有的直流偏置有沒有加；如在transient階段，還可嘗試通過修改仿真的分辨率、匹配電阻的大小、傳輸線的長度等來解決。穩態電壓值的檢查也需要進行仿真。一般在typical時，穩態電壓值應為接近VDDtyp，fast時接近VDdmax，slow時接近VDd

30、min。穩態電壓值偏離正常值一般是V/I數據表中各組數據以及V/t數據的異常造成的。這時需要針對message文件提供的warning信息，逐個檢查，修改和去掉異常數據。有時刪掉部分或全部V/t數據可以立竿見影地解決上述問題，不過代價是仿真波形的精確性受影響。正常的V-T曲線舉列：我們看到上升和下降曲線，在一段時間后，電壓會收斂在一個值附近。下面是一個不收斂的模型舉例：另一方面是模型中的數據問題，由于V/I 和 V/T 曲線的非單調性或者數據的錯誤，造成仿真器不收斂，不同的仿真器對非單調性的允許程度不同。在分析過程中若出現仿真器不收斂，應該檢查模型的V/I 和 V/T 曲線的非單調性，在無法獲

31、得更好的模型的情況下，可以采用屏蔽數據錯誤或非單調的曲線部分的方法，以得到參考的仿真結果。例如，我們曾對MPC860的時鐘網絡進行信號完整性分析時就遇到不收斂問題。網絡的電路示意如下： 圖11：MPC860的時鐘網絡示意圖 MPC860的時鐘通過一個串阻驅動兩片SDRAM KM416S4030和一片FPGA FLEX10K30E。 完成PCB布線后，該網絡的拓撲如圖12。在做分析時仿真器報告如圖13的不收斂錯誤。 分析MPC860時鐘860CLK 的模型，發現該模型的上升沿和下降沿的V/T 曲線存在嚴重的非單調性和數據錯誤。上升沿和下降沿的V/T曲線分別見圖14、圖15。 圖12：MPC860

32、的時鐘網絡拓撲 圖13：不收斂錯誤報告 圖14：原860CLK的上升沿V/T曲線 圖15： 原860CLK 下降沿V/T曲線 從圖14、圖15顯而易見原860CLK的上升沿和下降沿V/T曲線存在問題。 由于無法獲得更準確的模型。我們采取將上升沿和下降沿V/T曲線屏蔽掉的措施。得到50MHZ時鐘的仿真結果如圖16。 圖16：仿真結果使用TEK TDS3032 300M 2.5GS/S 示波器在實際在PCB板上測得的波形讀入仿真的SigWave 中的效果見圖17。將仿真波形與實測的波形疊加比較效果見圖18。由圖可見，定性的來說，仿真波形與實測波形比較接近，仿真結果具有參考價值。兩種結果存在一些偏差

33、， 造成偏差的原因可能來自三個方面： 一是，模型本身的準確度不夠，模型的上升沿和下降沿V/T曲線被屏蔽掉，影響仿真結果。 二是，示波器的帶寬不夠，存在測量誤差。三是，示波器的探頭阻抗失配，造成測量誤差。 圖17：實測的波形讀入仿真的SigWave 中的效果 圖18： 將仿真波形與實測的波形疊加比較效果 五連接器與過孔的模型 下面是連接器模型的等效電路圖： 連接器的單線模型等效電路：連接器的多線等效電路：如何從連接器的SPICE CONNETOR 模型產生DML文件：1 改變和編輯SPICE模型2 從SQ/SIGXP中增加一個新的庫3 從一個已經存在的E-SPICE模型中CLONG一個SPICE

34、模型4 編輯這個庫文件的DML文件5 改變一些文件的屬性：模型的名字，PIN的連接關系，去掉子電路中多余的ENDS6 在SQ/SIGXP中檢測這個ESPICE模型。 仿真實例分析1 LVDS差分線和單端匹配的分析2 系統仿真的分析3 同步時序的分析LVDS差分線的分析 LVDS 基本知識LVDS是Low Voltage Differential Signal 的縮寫，即用非常低的電壓擺幅在兩條PCB線或平衡電纜上通過差分傳送數據。不同的芯片其電壓擺幅大小可能會有些微小差別，但其電壓擺幅可根據資料提供的終端匹配電阻乘以驅動電流得到。如國半公司的DS92LV1021的驅動電流約為3.5mA，推薦的終端匹配電