1、高帶寬嵌入式應用中soc微控制器的新型總線設計傳統(tǒng)架構已不能滿足新的聯(lián)網設計對高帶寬數(shù)據(jù)流舉行實時控制的需求，netsilicon開發(fā)的可編程總線帶寬控制系統(tǒng)可以使多個資源同時拜訪總線，使其既滿足應用要求又不會影響其他重要操作的性能。本文將對該系統(tǒng)的可編程總線帶寬分配計劃舉行探討。圖1：ns9xxx的帶寬控制系統(tǒng)。32位嵌入式設計越來越要求對網絡上高帶寬數(shù)據(jù)流舉行實時控制，特殊是在系統(tǒng)級芯片(soc)層面，以確定性和無爭議的方式傳輸數(shù)據(jù)和控制信息變得十分重要。各種操作挺直處于系統(tǒng)開發(fā)者既定的控制之下也很重要，而這在基于總線的soc設計中并不總是能夠實現(xiàn)。設計者和芯片供給商經常借鑒板級及系統(tǒng)級架

2、構技術，以便在最短的設計時光內以最低的開發(fā)成本舉行soc設計。因為手機和pda等設備對確定性的實時響應需求很少，所以傳統(tǒng)解決計劃在此類應用中表現(xiàn)還不錯。但在許多新的聯(lián)網嵌入式設計中，傳統(tǒng)總線架構不能滿足分享總線對高帶寬及高密度數(shù)據(jù)流的需求，在下列應用中尤其如此，如工業(yè)用人機界面(hmi)網絡顯示、pos終端設備，具有不同數(shù)據(jù)帶寬需求的彩色打印機、網絡投影儀和監(jiān)視攝像機，以及網絡打印機、數(shù)字復印機、多功能一體機、傳真機和掃描儀等。許多基于片上串行互連的替代計劃正在研發(fā)中，這些替代計劃類似于串行結構、交錯交換(crossbar switch)和基于數(shù)據(jù)包的總線。在這些新計劃得以完美之前，鑒于時光和

3、成本壓力，必需找到能修改從板級設計借鑒過來的分享總線架構的辦法，以滿足新的32位嵌入式聯(lián)網設計對確定性和實時性的要求。傳統(tǒng)soc總線的優(yōu)缺點soc開發(fā)者不肯意放棄這種通用分享總線，由于它可以削減設計周期中的規(guī)范制定及驗證工作，能使soc的高層次集成猶如將擴展卡插到背板上一樣容易。通過采納通用總線，開發(fā)者可以集中精力投入到更高層次的決策中。公司在高級微控制器總線架構(amba)中采納通用總線，允許獲得許可的用法者專注于自己的應用開發(fā)，從而迅速將產品推向市場。微處理器、dma控制器、存儲器控制器及其它更高性能的模塊通過ahb銜接。性能較低的模塊，比如uart、通用輸入/輸出(gpio)及定時器等，

4、則通過apb銜接。但是，基于arm的soc所瞄準的許多高端嵌入式應用，要求它們在處理這些應用確實定性與實時性需求的同時，還可以拜訪高帶寬網絡環(huán)境。這些應用要求soc能夠發(fā)出控制信號、采集數(shù)據(jù)并在網絡上實時傳輸數(shù)據(jù)。基于不同的網絡特性及其帶寬要求，現(xiàn)有soc總線架構的性能將會得到盡可能的提升，例如，高端聯(lián)網嵌入式應用可能要處理通過以太網銜接從照相機傳輸?shù)酱蛴C的視頻數(shù)據(jù)位流，或從服務器傳輸?shù)酱蛴C的圖像，與此同時還可能按照與掃描、刷新和更新周期有關確實切要求對本地顯示舉行更新。用法外部lcd時，lcd控制器必需知道通過該總線傳輸?shù)脑敿氉止?jié)數(shù)量、數(shù)據(jù)發(fā)送挨次以及數(shù)據(jù)在上顯示的特定時隙和挨次，同時也

5、很須要將信息不斷地饋送給lcd用于更新。圖2： ns9750原理框圖。分享總線的概念并不能滿足soc中的這些要求。在典型的ahb設計中，總線主控是總線上所有的主要資源，也就是說，當總線空閑時，它們可向總線哀求完成一個任務所需要的時光。但在基于arm的soc中，程序設計者不能挺直控制當它們掌管總線時可得到多少總線資源。分享總線架構用多種方式來區(qū)別這些操作的優(yōu)先次序，包括：菊花鏈仲裁、集中式并行仲裁、基于自選或矛盾監(jiān)測的分布式仲裁以及帶多個總線哀求的總線仲裁。但當指定的主控接管總線后，其他操作就會擱置在一邊。目前還沒有一種機制能夠讓多個資源同時拜訪總線，使其既滿足應用要求，又不會影響其他重要操作提

6、供確定性及實時性響應的能力。在amba環(huán)境中處理這類狀況的一種通用辦法是用法仲裁通道。假如有六個總線主控，總線便設計成有六個仲裁通道。但是，片上仲裁規(guī)律按照哀求拜訪該總線的主控數(shù)目來分配這些通道，而不是把每個通道指定給某個特定的主控。假如有四個主控哀求拜訪總線，則這六個通道會在這四個主控之間舉行分配，確保每個主控有平等的機會拜訪該總線。然而，這并不能解決如何分配足夠的總線帶寬以完成某一特定任務這一基本問題。若其中一個操作需要三個通道，而其它操作總共只需要兩個通道，則每一種操作將會分配到相同數(shù)量的可用通道空間。其結果是，有的通道沒有充分利用(甚至根本沒用到)，而有的則超負荷用法，影響soc在極低

7、延遲內對大事舉行確定性響應的能力。可編程總線帶寬控制系統(tǒng)因此，需要一種可編程的總線帶寬分配計劃，在某一特定時刻為某一特定的主控分配其所需的總線配置，并將剩余的總線空間分配給其它可能要求拜訪該總線的主控。因為這種計劃可能隨時光轉變，因此需要一種機制以便根據(jù)常規(guī)原理重新分配總線資源。netsilicon公司已開發(fā)一種新的帶寬控制系統(tǒng)來取代采納amba架構的帶寬控制系統(tǒng)。該系統(tǒng)采納一個16槽位旋轉優(yōu)先級總線仲裁器(見圖1)，這種仲裁器包含一套可編程偽隨機或旋轉優(yōu)先級緩存替換算法。例如，在netsilicon的 ns9750(見圖2)中，ahb上的六個通道不是通過競爭舉行分配，而是按照16槽位總線分配

8、計劃由六個總線主控共享。通過系統(tǒng)控制模塊中的專用寄存器，系統(tǒng)開發(fā)者目前可采納三種辦法在soc中分配總線資源。在最高層次，某特定總線主控每次發(fā)出的一個拜訪哀求，都會按哀求挨次得到響應，直到這六個主控全被輪詢。按照所需帶寬，每一個總線主控可分配到一定數(shù)目的槽位并獨占這些槽位。例如在ns9750中，四個槽位分配給cpu，四個槽位給以太網，四個槽位給bbus橋，三個槽位給lcd，三個槽位給pci/卡總線，但在系統(tǒng)運行期間系統(tǒng)軟件會按照需要重新評估這一分配計劃，這可用來確定ahb總線周期的數(shù)目。假如在下一個評估周期中狀況沒有發(fā)生變幻，則沿用以前的設置，假如狀況有變，則協(xié)定新的總線主控槽位分配計劃。為對總

9、線資源舉行更精確的控制，這種循環(huán)仲裁計劃提供兩個附加層次的可編程性能：分配給arm cpu的總線帶寬大小以及這16個槽位中每個槽位的帶寬利用率。ns9750的arm926ej-s內核作為總線主控時不能控制全部總線資源，缺省狀況下它只能控制50%的總線帶寬或16個槽位中的8個，這樣可確保其它五個總線主控可以向來占有起碼50%的總線帶寬。不過，在程序設計者挺直控制下，它可以根據(jù)命令將其部分帶寬釋放給另一個總線主控，或者，在該總線仲裁周期內或程序設計者認為須要的任何周期中控制另外的槽位。程序設計者也可為每個槽位挑選帶寬利用系數(shù)100%、75%、50%或25%。這一挑選是通過控制何時以及以怎樣的挨次分

10、配每個槽位的拜訪來實現(xiàn)的，系數(shù)為25%，則這個槽位每四個周期只能被輪詢一次；系數(shù)為50%，則每兩個周期輪詢一次；75%，則每四個周期輪詢三次。對旋轉總線仲裁器舉行編程程序設計者可通過包含在系統(tǒng)控制模塊內的幾個寄存器定義多種選項。第一個寄存器是16入口總線哀求配置寄存器，它的每一個入口代表一個主控和一個準許槽位的總線哀求。每一個哀求/準許槽位每次只能分配給一個總線主控，但按照總線主控的帶寬要求，每個總線主控可同時銜接多個哀求/準許槽位。當多個通道分配給一個主控時，這些通道應勻稱分布在這16個通道當中。每個哀求/準許槽位都有一個兩位的帶寬壓縮字段(brf)，用以確定每個槽位能對系統(tǒng)總線舉行仲裁的頻

11、率(100%、75%、50%或25%)。brc將總線哀求信號輸出到其次個16入口總線哀求寄存器(brr)，默認狀況下，brc中未被分配的槽位將阻擋用任何總線哀求信號設置相應的brr入口。第四個寄存器用于存儲哪個總線主控有數(shù)據(jù)在等待向ahb傳輸，而第五個寄存器則是程序設計者用來為每個總線哀求和準許槽位(分配給特定總線主控)分配權重值。用法循環(huán)仲裁圖3：ns9xxx的總線架構。在前面例子中，當基于特定仲裁再分配調度計劃的lcd哀求額外的總線拜訪時，程序設計者可按照lcd必需處理的數(shù)據(jù)流的性質來指定分配給lcd的優(yōu)先級。假如程序設計者認為需要分配10個槽位給lcd控制器，剩余的6個槽位會按最初仲裁計

12、劃分配給其它總線主控。這樣lcd控制器可獲得十倍于正常狀況下可得到的帶寬，以及十倍于其它主控的帶寬來處理這種特定情形下的負載。當通過以太網銜接傳送數(shù)據(jù)、同時lcd屏幕舉行刷新的時候，這種特性非常重要。lcd需要實時、精確地舉行刷新，且不會被以太網哀求中斷。在典型的amba總線架構中，假如lcd對總線提出哀求，不論有怎樣的刷新需求，它都不得不等待直到以太網主控將總線釋放出來。采納新的循環(huán)可編程仲裁計劃，程序設計者可降低以太網傳輸?shù)膬?yōu)先級，使數(shù)據(jù)以更低但可接受的速率傳輸，確保lcd得以適當?shù)厮⑿露恢劣谑蛊聊桓‖F(xiàn)空白。假如為保證活動畫面顯示對lcd延時和帶寬要求極高，則以太網協(xié)議需求還可進一步降低

13、傳輸速率。但停止數(shù)據(jù)流傳輸是不行以的。事實上，假如lcd主控控制了該總線并且惟獨當刷新工作完成后才將總線釋放，則有可能停止數(shù)據(jù)流的傳輸。在外圍總線中增強突發(fā)模式dma在基于amba的設計中，外圍總線的傳統(tǒng)設計辦法是假定基于arm內核的嵌入式器件用于低端性能應用。但現(xiàn)在的器件常常需要在不切斷低帶寬外圍拜訪總線資源的狀況下，運行一種或多種高帶寬應用。在具有較多外圍電路的設計中，這種狀況特殊簡單出問題。例如ns9750或ns9360，它們支持、i2c，具有四個多功能串行模塊(可選用uart或spi，同步模式下的速率可達11mbps)、50個單獨的可編程gpio引腳、一個ieee1284外圍端口以及1

14、6個通用定時器或計數(shù)器(每個都有自己的i/o引腳)。在傳統(tǒng)的apb實現(xiàn)計劃中，采納fifo就足以對付通信外設(如uart)的低速率傳輸，fifo可以在處理器必需介入并拜訪apb之前將數(shù)個字節(jié)傳送到接口。但在本文所描述的許多高端嵌入式應用中，一個或多個這樣的外圍電路可能需要高帶寬傳輸，要求能通過apb/ahb橋迅速拜訪主要的高性能總線。一種讓外圍總線工作于這種突發(fā)模式的辦法，是僅用一條突發(fā)模式外圍總線(如netsilicon的 bbus)替代apb總線。這種突發(fā)模式外圍總線帶有四個支持突發(fā)模式的總線主控(見圖3)：第一個總線主控是具有13個通道的dma引擎，支持13個usb端點；其次個總線主控是具有12個通道的dma引擎，支持4個串行模塊(每個串行模