1、觀京信息工程大學試卷（A）答案2009 - 2010學年 第2_學期 計算機組成原理 課程試卷（A卷）本試卷共頁；考試時間120分鐘；任課教師馬利；出卷時間2010年6月計算機與軟件學院網絡工程專業 2008年級 1、2班學號姓名得分一、填空題（每空1分，共20分）1、規格化浮點運算一般需要進行對階、求和、規格化、舍入、判斷溢出等工作。2、常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。3、堆棧存取方式是面向棧頂操作的先進后出的存取方式，在自底向上生成方式工作的堆棧中，入棧時，堆棧指針作何調整？力口 （加/減），入棧時調整指針和存入數據的次序是：先 調整指針，后 存入數據。

2、4、 實現機器指令的微程序一般存放在控制存儲器中，而用戶程序存放在 主存儲器 中，前者的速度比后者_快05、CPU常用的控制方式有三種：同步控制方式、異步控制方式和聯合控制方式。6、存儲 程序 _并按 地址 順序執行，這是 馮-諾依曼 型計算機的工作原理。7、對存儲器的要求是容量大、速度快、成本低。為了解決了這三方面的矛盾，計算機采用多級存儲體系結構，即主存、Cache （緩存）和 外存二、選擇題（每小題1分，共10分）1、計算機中使用總線結構便于增減外設，同時A. 減少了信息傳輸線的條數B. 提高了信息傳輸速度C. 減少了信息傳輸量D. 三者均正確C_ o2、總線結構的主要優點是便于實現系統

3、的模塊化，其缺點是A. 傳輸的地址和控制信息不能同時出現B. 傳輸的地址和數據信息不能同時出現C. 不能同時具有兩個總線主設備D. 不能同時使用多于兩個總線設備3、 用PLA器件設計的操作控制器稱為PLA控制器。從技術實現的途徑來說，PLA控制器是一種D OA. 用存儲邏輯技術設計的控制器B. 用組合邏輯技術設計的控制器C. 用微程序技術設計的控制器D. 用組合邏輯技術和存儲邏輯技術結合設計的控制器4、指令周期是指 C OA. CPU從主存取出一條指令的時間B. CPU執行一條指令的時間C. CPU從主存取出一條指令加上執行這條指令的時間D. 時鐘周期時間5、有關高速緩沖存儲器Cache的說法

4、正確的是B。A.B.C.只能在CPU以外CPU內外都可以設置 Cache只能在CPU以內若存在Cache, CPU就不能再訪問內存B 。D.6、采用虛擬存儲器的主要目的是A. 提高主存儲器的存取速度B. 擴大主存儲器的存儲空間，并能進行自動管理調度C. 提高外存儲器的存取速度D. 擴大外存儲器的存儲空間7、 微程序控制器中，“存儲邏輯”是指將控制邏輯存儲在_A_中。A. ROM B. RAM C. PLAD. Cache&組合邏輯控制器和微程序控制器的主要區別在于：_A . ALU結構不同B .數據通路不同C . CPU寄存器組織不同D .微操作信號發生器的構成方法不同9、在微程序控制

5、器中，機器指令與微指令的關系是A. 每條機器指令由一條微指令來執行B. 每條機器指令由一段微程序來解釋執行C. 一段機器指令組成的程序可由一條微指令來執行D. 條微指令由若干條機器指令組成10、在指令格式中，采用擴展操作碼設計方案的目的是A.B.C.D.減少指令字長度增加指令字長度保持指令字長度不變而增加指令操作的數量保持指令字長度不變而增加尋址空間三、計算題(每小題10分，共20分)1、對四位有效信息(1100)作循環校驗編碼，選擇生成多項式 解：(1)G (X) =1011。將待編碼的n位有效信息碼組表示為多項式M (X):32M (X) =X +X =1100將M (X)左移r位，得M

6、(x) xr，其目的是空出r位，以便拼裝r位余數(校驗位)：M (X) x3= X 6+x 5=1100000(左移r=3位)用r+1位的生成多項式 G (X),對M (X) xr作模2 除:3G (X) =x +X +1=1011(r +1=4 位)3M (x) X010 1110+ G （X）10111011G （X）是約定的除數，因為它是用來產生校驗碼的，故稱為生成多項式。 的位數應比除數少一位，所以G （X）應取r+1位。（4） 將左移r位后的待編有效信息與余數R （X）作模2加,1100000(模 2 除)由于最后余數即形成循環校驗碼:3M (X) X + R (X) =110000

7、0+010=1100010 (模 2 加)此處編好的循環校驗碼稱為（7, 4）碼，即K = 7 , N = 4。2、x=-13/16, y=11/16，用補碼一位乘法求 X X y補=?y=11.0011? n =00 lIOl (用孜符號表刑 屮 =0.1011 (fflW符號表示”部分積CO.OOOC00.110100.1101m.oiioioo.ooiibill.OCll11.011011 ICll00.1101乘數ViiK+i0.10110-目卩o.ion0.1 ol右移一位得Pl卩yiiWi=11，右移一位得丹Z 7nynH=01-加亦屮)2301010右移一位得卩抖 網和4=10，

8、加-劃屮+00 0100ll.OCll00010.1右移一位得P卄 芋品+1=01，加屮11 Otll1001»&歩不移位+CO.lODmOL*xKy =Laill0001四、簡述題（共20分）1、指令格式如下所示，OP為操作碼字段，15107OP試分析指令格式特點。（6分）43變址寄存器源寄存器位移量（16位）解：（1）雙字長二地址指令，用于訪問存儲器。(2 分)操作碼字段OP為6位，可以指定64種操作。（2分）（3）一個操作數在源寄存器（共 16個）,另一個操作數在存儲器中（由變址寄存 器和位移量決定）所以是RS型指令。（2分）2、據微程序控制器組成圖簡述工作過程（8 分

9、）指令寄存器OpirIopJ AII地址轉移 邏輯/地址譯碼1微地址寄存器微命令信號A控制存儲器tM卄f1S字段1控制字段1Tf狀態條件微命令寄存器圖1微程序控制器組成原理圖工作過程1取機器指令主存-機器指令2轉微程序入口IR首條微指令-CM3執行首條微指令：UIR4取后續微指令：微地址字段 現行微地址 運行狀態CM -后續微指令- UIR-取指微指令- UIR-微指令字段- 譯碼器 -微命令-IR-操作碼-微地址形成電路-微程序入口 - UARUIR-微命令字段- 譯碼器微命令-操作部件CM微地址形成電路-后續微地址-UAR-24位（含一位符號位），問帶符號定點小數的最大表示范圍是多少? 帶

10、符號定點整數的最大表示范圍是多少? 浮點表示時，最大正數是多少？ 浮點表示時，最大負數是多少？浮點表示時，最小的規格化正數是多少?紅色字體為箭頭上的字3、cache的基本原理 （6分）答：cache的基本原理CPU與cache之間的數據交換是以字為單位，（1分）而cache與主存之間的數據交換是以塊為單位。（1分）一個塊由若干定長字組成的。（1分）當CPU讀取主存中一個字時，便發出此字的內存地址到cache和主存。（1分）此時cache控制邏輯依據地址判斷此字當前是否在cache中：若是，此字立即傳送給CPU; （1分）若非，則用主存讀周期把此字從主存讀出送到CPU,與此同時，把含有這個字的整

11、個數據塊從主存讀出送到cache中。（1分）五、分析題（共15分）1、（ 5分）某機字長32位，浮點表示時，指數部分（即階碼）占 8位（含一位符號位）, 尾數部分占（1）（2）（3）（4）（5）解：采用補碼進行數據表示的范圍最大。 整數表示時符號位 階碼占 8 位，尾數占 24 位，各包含一位符號位。帶符號定點小數的最大表示范圍為： 帶符號定點整數的最大表示范圍為： 浮點表示時，最大正數為： (1-2 -23) 浮點表示時，最大負數為： -2-23X21 位，數據位 31 位。浮點表示時，1)2)3)4)因此：127-23127-1 X 2(1-2) X 2。-2 31 231-1。X 2127。-128。-128。(5)浮點表示時，最小的規格化正數為： 0.5X22、(10 分)圖 2 所示為雙總線結構機器的數據通路，IR 為指令寄存器， PC 為程序計數器( 具有自增功能 )， M 為主存 (受 R/W 信號控制 )， AR 為地址寄存器， DR 為數據緩沖寄存器， ALU 由加、減控制信號決定完成何種操作，控制信號 G 控制的是一個門電路。另外，線上 標注有小圈表示有控制信號， 其中 yi 表示 y 寄存器的輸入控制信號， R1o 為寄存器 R1 的輸 出控制信號，未標字符的線為直通線， 不受控制。 現“SUB R1 R3'指令完成(R3