1、    JavaCard CPU的設計與FPGA實現    JavaCard CPU的設計與FPGA實現    類別：電子綜合      1 JavaCard簡介 智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統)和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護的便攜卡。智能卡的最基本標準是 ISO/IEC7816。智能卡在銀行、電信等行業得到廣泛應用，但在發展過程中也遇到很多問題，主要

2、有：各廠商指令集不統一；編程接口APIs太復雜；開發環境不通用，新卡開發都要熟悉開發環境；系統不兼容，專卡專用。由于開發門檻過高，影響了智能卡的發展。市場對智能卡的發展提出了新的要求，Sun公司提出了Java Card開放標準。JavaCard技術將智能卡與Java技術相結合，克服了智能卡開發技術太專業、開發周期長等阻礙智能卡普及的缺點，允許智能卡運行 Java編寫的應用程序。JavaCard技術繼承了Java語言的優點，制定了一個安全、便捷且多功能的智能卡平臺。 JavaCard基本的硬件配置(來自Sun文檔)為：512B RAM、24KB ROM、8KB EEPROM、8位處理器。典型的J

3、avaCard設備有8位或16位的CPU，3.7MHz時鐘頻率，1KB的RAM和大于16KB的非易失存儲（EEPROM或Flash）。高性能的智能卡帶有獨立的處理器、加密芯片及密碼信息。 JavaCard系統的實現有基于軟件虛擬機和基于硬件兩種方法。基于軟件虛擬機方法是在非Java處理器上用軟件方法模擬實現JavaCard平臺，在此平臺上實現JavaCard應用。基于硬件方法是硬件邏輯實現JavaCard處理器，在此硬件基礎上實現JavaCard平臺，再在此平臺上實現JavaCard應用。 2 Java處理器的實現方式比較 Java處理器有以下幾種實現方式：(1)通用CPU+OS+Java軟件

4、解釋器，軟件解釋執行Java指令。(2)通用CPU+OS+Java JIT(Just-In-Time)編譯器，按塊編譯執行Java指令。(3)Java加強CPU+OS+特殊的Java編譯器，充分使用Java加強硬件的優勢。(4)Java 硬件CPU，本地支持Java指令，執行效率最高。 目前的Java系統是基于軟件虛擬機實現的，軟件解析執行Java指令，如(1)、(2)。用軟件實現JavaCard虛擬機，需要軟件 JavaCard指令解釋器，將Java指令轉換到本地CPU的指令集。這樣，不但速度慢，而且虛擬機本身占用內存資源，不適合在智能卡這種資源有限的硬件中應用。方式(3)要求CPU硬件實現

5、部分Java指令，它需要特殊的編譯器來充分發揮Java加強CPU的功能。方式(4)是最有效的解決方法， Java指令的執行不再需要先轉換到宿主CPU的本地指令集，同時，它也不占用RAM等軟件資源，可以給應用程序提供更多的資源。 本文介紹JavaCard CPU。系統采用Verilog描述，設計成一個配置靈活、修改方便、資源占用少、兼容性好、可以在普通FPGA中實現的軟核。 3 JavaCard CPU的設計 3.1 Java CPU的硬件實現技術 在CPU的設計中，當從內存中取出下一條指令時，執行這條指令有兩種方法，即硬件邏輯方法和微碼序列方法。硬件邏輯方法使用譯碼器、鎖存器、計數器和其他一些

6、邏輯部件轉移和操作數據，完成指令功能。微碼序列方法是在內部實現一個非常簡潔、快速的微碼處理器。此微碼處理器的每條指令對應很簡單的硬件動作（一般都是單周期指令），將要執行的CUP指令作為索引，索引到微碼ROM中的某個地址，通過執行此地址處的一組微碼完成指令功能。 硬件邏輯方法的優點是能設計出更快的CPU，缺點是難以實現復雜的指令集，同時會導致芯片面積增大。微碼序列方法的優點是可以減小芯片的面積，實現復雜指令集，缺點是速度有時較慢。兩種方法的速度快慢并非絕對，微碼指令是簡單指令，一般每個時鐘就能執行一條指令。硬件邏輯方法在執行CPU指令時，通常也是劃分為幾個階段執行，同樣需要幾個時鐘。實際設計中采

7、用哪種方法要權衡利弊，在速度不是關鍵時，微碼序列方法是個很好的選擇。 3.2 JavaCard CPU結構 JavaCard CPU采用微碼實現，核心部分是微碼處理器，用微碼指令序列實現JavaCard指令。微碼處理器主要組成為：主控邏輯CORE，運算單元ALU，內部堆棧單元STACK，微碼ROM，微碼指令指針調整模塊MCPC，外存讀寫接口MEMRW，通過wishbone總線連接外部RAM、ROM、I/O。各模塊之間連接關系、數據通路、控制通路以及應答信號連接見圖1。    3.3 微碼處理器各模塊接口及功能(1)運算單元ALUmodule alu(x，

8、y，op，z，flag，calc，rst，a ck，clk)；x、y為輸入操作數，op為操作碼，z為輸出結果，flag為輸出運算結果標志，calc為運算使能控制信號，ack為運算結束應答。本模塊完成op定義的運算，并給出標志位和應答。(2)內部堆棧STACKmodule stack(clk，rst，pop，push，data_i，data_o，sp，ack)；pop、push為堆棧的彈出及壓入操作信號，data_i、data_o為數據輸入輸出，sp為堆棧指針，ack為堆棧操作結束應答。本模塊根據pop、push信號對堆棧進行操作。(3)微碼ROMmodule microcoderom(mcp，

9、mcr)；MCP為微碼ROM的指針，MCR為微碼寄存器。根據微碼指針MCP，在MCR上輸出MCP處的微碼數據。(4)微碼指令指針調整模塊MCPCmodule mcpc(clk，rst，load，new_mcp，hold，remap，instr，mcp)；微碼指針有保持、重加載、重映射三種操作。重加載是用new_mcp的值作為新的MCP值。重映射是將CPU指令Instr對應的微碼序列首地址作為新的MCP值。load信號有效，用new_mcp的值給MCP賦值；hold信號有效，保持MCP值不變；remap信號有效，則將CPU指令Instr做為索引，得到Instr指令對應的微碼序列首地址，將首地址賦

10、給MCP。以上三個信號均無效時，每時鐘MCP自動加1。(5)外存讀寫接口MEMRWmodule memrw(clk，aDDR，data_read_in，data_write_out，ack，rst，rd，wr，wb_stb_out， wb_cyc_out，wb_ack_in，wb_addr_out， wb_data_in，wb_data_out，wb_we_out)；對外接口采用開源的wishbone總線標準，wb信號是wishbone相關信號。根據rd、wr讀寫信號，操作wishbone信號，等待wishbone的應答，然后將數據和應答信號反饋給主控模塊。 3.4 本JavaCard CPU

11、設計的特點 (1)主控模塊與其他從模塊之間用使能信號和應答信號保持同步，從模塊在完成操作后只需給出應答信號，即可匹配不同速度的從模塊。(2)微碼指令的設計。所有的微碼指令為單指令，即不帶任何操作數。微碼指令本身包含所需操作的信息，如在哪兩個寄存器之間轉移數據等。對于跳轉操作等必須帶后續操作數的指令采取變通方法，先將所需操作數存入內部寄存器，再執行跳轉等指令。詳細示例為：微碼定義為16位。位15指示本微碼是指令還是數據。位15=1表示是數據，此時微碼的低8位是一個數據，處理此微碼時，要將此8位數據提取出來，存入內部寄存器；位15=0表示是指令。當需要執行一個跳轉Jmp 0x0809時，微碼序列方

12、法使用三條微碼表示：0x8008 /位15=1，是數據型微碼0x8009JMP /指令型微碼助記符執行時，遇到前面兩個數據型微碼，會將08和09存入內部16位數據寄存器的高低8位；執行JMP指令時，隱含使用此內部數據寄存器。(3)所有的微碼指令是單周期指令。由于采用了(2)中所述的單指令微碼，在執行當前微碼指令的同時讀取下一條微碼指令，可以做到每個時鐘執行一條微碼。(4)簡潔的主控邏輯。所有JavaCard指令均由微碼執行，不采用硬件陷入、軟件模擬方式，簡化了主控邏輯設計。主控模塊狀態機僅有EXEC_MC和HLT兩個狀態。CPU復位后，一直處于執行微碼EXEC_MC狀態，直到執行HLT微碼指令

13、。(5)適應性好。采用了應答機制，可以匹配不同速度的部件；對外采用wishbone總線，簡化了各部件接口的設計，方便了外部設備的擴充。(6)I/O采用內存映射方式統一編址，避免了非Java指令的引入，保證了兼容性。 3.5 Verilog表述的微碼處理器核心邏輯 下面是主控邏輯框架代碼的一部分。本段代碼體現了如何處理數據型微碼和指令型微碼，可以在YOUR_MICRO_CODE_INSTR處添加需要的微碼指令以及對應的操作。 always(posedge clk or posedge reset)beginif(reset)beginnew_mcp15：0<=init_ADDR；/初始化微

14、碼 /序列首地址pop，push，alu_calc，memrd，memwr，load_mcp，hold_mcp，remap_mcp<=8b00000000；H_READED<=1 b0；/表示是否讀過了一次/數據型微碼state1：0<=EXEC_MC；endelsebegincase(state1：0)EXEC_MC：begin/首先根據mcr的位15判斷是數據型/微碼還是指令型微碼if(mcr15)/mcr中存放微碼，位15=1表示/此微碼是數據型，先保存高8位，再低8位beginif(H_READED=1b0)/首個數據型/微碼，數據保存到高8位beginmcdata1

15、5：8<=mcr7：0；/mcdata是內部數據寄存器H_READED<=1b1；endelsebeginmcdata7：0<=mcr7：0；H_READED<=1b0；endendelse/表示此微碼是指令，根據后面的15位/分支操作begincase(mcr15：0)YOUR_MICRO_CODE_INSTR：/begin/定義的微碼操作end/其他微碼指令處理endcaseend/end for mcr為指令處理endHLT：/state1：0=HLT，宕機狀態處理endcase/end for state1：0end/end for resetend/end f

16、or always(posedge clk or posedge reset) 系統采用微碼實現，用微碼序列控制讀取Java指令、存儲數據，實現Java指令。JavaCard指令被解釋執行的過程如下： 讀取JavaCard PC處的JavaCard指令至指令寄存器Instr，發出remap信號給微碼指針調整模塊MCPC，微碼指針寄存器MCP得到新的JavaCard指令對應的微碼序列首地址，MCP的變化使微碼指令寄存器MCR變為該微碼序列的首個微碼指令，再由微碼處理器執行此MCR中的微碼。 4 JavaCard CPU測試平臺的FPGA實現 4.1 外圍接口和模塊 測試平臺是以一塊xc2s200

17、芯片為核心的簡單開發板，全部設計都在此芯片內實現，包括CPU邏輯、存儲單元等，板上的8位led指示燈用作I/O輸出端口。 4.2 測試平臺框架 測試平臺框架結構如圖2所示。    4.3 結果說明 設計是用Verilog語言實現的,內部使用16位數據總線，對外是8位的wishbone總線，微碼ROM為4KB，外接512B的ROM和512B的RAM。 JavaCard 定義了187條指令，其中47條指令涉及32位整型數。對32位整型數的支持是可選的，本次沒有實現對32位整型數操作的指令，遇到未定義指令的操作為宕機。共定義了109條微碼指令。用了3273條微碼指令序列完成系統初始化操作和解釋JavaCard指令，每條JavaCard指令約用17條微碼指令執行（主要是有些面向對象的復雜指令需要更多的微碼解釋）。 整個系統占用資源很少：4個Block RAM，2 052個Slice，可以在普通FPGA上實現。 測試代碼下載到板上的ROM中，以24MHz時鐘運行通過，驗證了JavaCard指令處理的正確性，性能完全滿足JavaCard虛擬