1、2016年4月高等教育自學考試全國統一命題考試計算機系統結構 試卷(課程代碼02325)本試卷共3頁，滿分l00分，考試時間l50分鐘。考生答題注意事項：1本卷所有試題必須在答題卡上作答。答在試卷上無效，試卷空白處和背面均可作草稿紙. 2第一部分為選擇題。必須對應試卷上的題號使用2b鉛筆將“答題卡”的相應代碼涂黑。3第二部分為非選擇題。必須注明大、小題號，使用05毫米黑色字跡簽字筆作答。4合理安排答題空間，超出答題區域無效。第一部分 選擇題一、單項選擇題 (本大題共10小題，每小題1分，共10分) 在每小題列出的四個備選項中只有一個是符合題目要求的，請將其選出并將“答題卡” 的相應代碼涂黑。未

2、涂、錯涂或多涂均無分。1以軟件為主實現的機器稱為p26 a模型機器 b模擬機 c虛擬機器 d實際機器2下列關于系列機軟件兼容描述正確的是p40 a系列機軟件必須保證向后兼容，力爭向前兼容 b系列機軟件必須保證向下兼容，力爭向前兼容 c系列機軟件必須保證向前兼容，力爭向上兼容 d系列機軟件必須保證向下兼容，力爭向后兼容3浮點數階值采用二進制p位、尾數基值位rm，則該浮點數的最大階值為p63 a2p b2p-1 c2p-1 d2p-1-14為了使任何時候所需的信息都只用一個存儲周期訪問到，信息在主存中存放的地址要求是p73 a地址最低位為0 b地址最高位為0 c該信息寬度的一半 d該信息寬度的整數

3、倍5存儲器的最大頻寬是指p98 a存儲器瞬時訪問的頻寬 b存儲器最大的傳輸速率 c存儲器連續訪問時的頻寬 d存儲器的實際傳輸速率6總線控制定時查詢方式的控制線的線數為p111alog2n b1+log2n c2+log2n d3+log2n7. 存儲層次構成的主要依據是p127 acpu的速度 b主存器件 c程序設計語言 d程序的局部性8相聯存儲器的訪問依據是 a內容 b地址 c速度 d周期9并行向量處理的互聯網絡是 a交換開關 b縱橫交叉開關 c單總線 d多總線10從指令和數據的多倍性來看，陣列機屬于 a單指令流單數據流 b單指令流多數據流 c多指令流單數據流 d多指令流多數據流第二部分 非

4、選擇題二、填空題(本大題共10小題，每小題2分，共20分) 請在答題卡上作答。11軟件的功能可以用_硬件_或_固件_實現。12指令由_操作碼_和_地址碼_兩部分組成。p7513計算機應用可歸納為向上升級的4類：數據處理、_信息處理_、_知識處理_ 和智能處理。p44p4514浮點數下溢處理的精度損失對 _系統_ 程序和_應用_ 程序設計者都是透明的。p6915適當選擇好cache的容量、塊的大小、組相聯的_組數_和組內的_塊數_ ，可以保證有較高的命中率。16能夠并行讀出多個cpu字的單體多字和_多體單字_、_多體多字_的交叉訪問主存系統被稱為并行主存系統。p10017中斷系統的軟、硬件功能分

5、配實質上是中斷_處理程序軟件_和中斷_響應硬件_的功能分配。p10718頁式存儲是把_主存_空間和_程序_空間都機械地等分成固定大小的頁，按頁順序編號。p13119主存空間數據相關是相鄰兩條指令之間出現對主存 _同一單元_要求_先寫而后讀_的關聯。20將二維數組中各元素在存儲器中_錯位_存放可以使行或列的各元素都能并行訪問，但會造成_主對角線_上各元素的并行訪問沖突。三、簡答題(本大題共5小題，每小題6分，共30分) 請在答題卡上作答。21.簡述指令字格式優化的措施。p80 答： 采用擴展操作碼，并根據指令的頻度pi的分布狀況選擇適合的編碼方式，以縮短操作碼的平均碼長； 采用多種尋址方式，以縮

6、短地址碼的長度，并在有限的地址長度內提供更多的地址信息； 采用0、1、2、3等多種地址制，以增強指令的功能； 在同種地址制內再采用多種地址形式，讓每種地址字段可以有多種長度，且讓長操作碼與短操作碼進行組配； 在維持指令字在存儲器中按整數邊界存儲的前提下，使用多種不同的指令字長度。22. 簡述引入數據表示的原則。p61答：看系統的效率是否有顯著提高，包括實現時間和存儲空間是否有顯著減少；實現時間是否減少又主要看主存和處理機之間傳遞的信息量是否減少；看引入這種數據表示后，其通用性和利用率是否提高。如果只對某種數據結構的實現效率高、而對其他數據結構的實現效率低，或應用較少，將導致性價比下降。23.簡

7、述數組多路通道的數據傳輸方式。p119答：數組多路通道在每選擇好一臺設備后，要連續傳送完固定k個字節的成組數據后，才能釋放總線，通道再去選擇下一臺設備，再傳送該設備的k個字節。如此，以成組方式輪流交叉地為多臺高速設備服務。設備要想傳送n個字節，就需要先給n/k次申請使用通道總線才行。24 簡述機群系統相對于傳統的并行系統的優點。答:系統有高的性能價格比；系統的開發周期短；系統的可擴展性好；系統的資源利用率高；用戶投資風險小；用戶編程方便。25 簡述simd系統的互連網絡的設計目標。答：結構不要過于復雜，以降低成本；互聯要靈活，以滿足算法和應用的需求；處理單元間信息交換所需傳送步數盡可能少，以提

8、高速度性能；能用規整單一的基本構件組合而成，或經多次通過或多級連接來實現復雜的互聯，使模塊性好，以便于用vlsl實現并滿足系統的可擴展性。四、簡單應用題(本大題共2小題，每小題l0分，共20分) 請在答題卡上作答。26 給出n=8的蝶式變換，如圖題26圖所示。 寫出互連函數關系。 如果采用omega網絡，需幾次通過才能完成此變換？ 0。 。0 1。 。1 2。 。2 3。 。3 4。 。4 5。 。5 6。 。6 7。 。7 題26 圖解： 互聯函數關系：f(p2p1p0)=p0p1p2 如果處理單元設有屏蔽位控制硬件，可讓pe0、pe2、pe5和pe7均處于屏蔽，pe1、pe3、pe4和pe

9、6為活躍，只需要在omega網絡上通過一次，傳輸路徑無冗余。如果處理單元未設置屏蔽位控制硬件，就需要在omega網絡上通過兩次，此時，傳輸路徑就會出現很多冗余。27. 由3位數（其中最低位為下溢處理的附加位）經rom查表舍入法，下溢處理成2位結果，設計使下溢處理平均誤差接近于0的rom表，列出rom編碼表的地址與內容的對應關系。解：3位數的rom下溢處理表共有23=8個地址，地址碼為000111，每個地址存放一個處理結果。下溢處理平均處理誤差接近于0的rom處理表如圖27所示地址000001010011100101110111內容0001011010111111 圖27五、綜合應用題 (本大題

10、共2小題，每小題l0分，共20分) 請在答題卡上作答。28如果通道在數據傳送期中，選擇設備的時間t5為10µs，傳送一個字節數據需要的時間td為0.5µs。 (1)某低速設備每隔500µs發出一個字節數據請求，至多可接幾臺這種設備？ (2)對于題28表所示的低速設備，一次通信傳送的字節數不少于1024個字節，則哪些設備可掛？哪些設備不可掛？設備abcdef設備速率fi/b·µs-11/0.11/0.61/0.21/0.251/0.81/0.55 題28表 af設備的速率解： 低速設備每隔500µ發出一個字節的數據傳送請求，掛低速設備的通道應按字節多路通道方式工作，極限流量：f max.byte=1/(ts+td)如果所掛的臺數為m，設備的速率f i實際就是設備發出的字節傳送請求的間隔時間的倒數，相同設備，速率之和為m f i。為了不丟失信息，應滿足: 1/(ts+td)m f i于是m應滿足：m1/(ts+td)·f i=500/（10+0.5）=48所以至多可掛48臺低速設備。 29 有以下fork 、join寫成的在多處理機上并行執行的程序：10 u=a+b fork 3