1、高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院0第第2章章 邏輯門電路的高速特性邏輯門電路的高速特性2.1 發展歷史發展歷史2.2 功耗功耗2.3 速度速度2.4 封裝封裝高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院1p 數字設備設計中的最重要考慮因素：數字設備設計中的最重要考慮因素： 功率：低功率：低 速度：高速度：高 封裝：便宜封裝：便宜高速數字設計高速數字設計 High-Speed Digital Design 2021年10月

2、25日湖南大學電氣與信息工程學院22.1 數字技術發展歷史數字技術發展歷史p 高速電路設計的折衷方案：高速電路設計的折衷方案： 標準封裝：制造時節省費用，減少靈活性；標準封裝：制造時節省費用，減少靈活性； 標性封裝限制了每個單元內標性封裝限制了每個單元內電路電路的數目和的數目和引腳引腳的數目，迫使設計者將大的的數目，迫使設計者將大的系統分拆到多個器件封裝中。缺點：封裝器件間的連接響應較系統分拆到多個器件封裝中。缺點：封裝器件間的連接響應較慢慢，且需要，且需要更更大的功率大的功率。 封裝結構以及采用的冷卻系統共同限制每一個封裝所允許的最大功率。封裝結構以及采用的冷卻系統共同限制每一個封裝所允許的

3、最大功率。 隨著每一個邏輯單元尺寸減小，封裝內電路的數目增加。隨著每一個邏輯單元尺寸減小，封裝內電路的數目增加。更大的集成更大的集成 在既定技術條件下，由于高速器件通常消耗更大的功率。速度和功率在一在既定技術條件下，由于高速器件通常消耗更大的功率。速度和功率在一定程度上可以相互轉換定程度上可以相互轉換（速度越高，功耗越大）（速度越高，功耗越大）。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院32.2 功耗功耗p邏輯器件的實際功耗與數據手冊上給出的典型供電電流邏輯器件的實際功耗與數據手冊上給出的典型供電電流ICC只是

4、只是間接相關。間接相關。 原因：原因： 高速條件下會產生額外功耗。高速條件下會產生額外功耗。 驅動大的輸出負載會產生額外功耗。驅動大的輸出負載會產生額外功耗。在高速電路設計時，應注意手冊給出的指標的測量條件在高速電路設計時，應注意手冊給出的指標的測量條件!高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院42.2 功耗功耗p 高速邏輯電路四種類型高速邏輯電路四種類型的功耗：的功耗： 輸入功率輸入功率 內部功耗內部功耗 驅動電路功耗驅動電路功耗 輸出功率輸出功率輸入包括對本級饋送的驅動電路的功耗內部未連接負載時測量的損耗

5、驅動電路當連接負載電路時驅動電路的額外損耗輸出傳送到負載的功率高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院52.2 功耗功耗 1) 靜態和動態功耗靜態和動態功耗p 靜態功耗靜態功耗(Quiescent power dissipation) 電路維持在一個狀態或另一個狀態時所需的功率。電路維持在一個狀態或另一個狀態時所需的功率。 可通過計算電路中各元件的功率，再求和得到總功率。可通過計算電路中各元件的功率，再求和得到總功率。 電路維持在某個狀態的時間比另一個狀態多，應考慮使用加權電路維持在某個狀態的時間比另一個狀態

6、多，應考慮使用加權平均法，或者用最壞情況計算。平均法，或者用最壞情況計算。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院62.2 功耗功耗 2) 驅動容性負載時的動態功耗驅動容性負載時的動態功耗(active )p 邏輯電路的每次跳變，都要消耗正常功耗之外的額外功率。當以邏輯電路的每次跳變，都要消耗正常功耗之外的額外功率。當以一個恒定速率循環時，動態功耗一個恒定速率循環時，動態功耗(active power dissipation)等于：等于：功耗功耗 = 每秒周期數每秒周期數每個周期額外的功率每個周期額外的功率p

7、 電容負載電容負載每個周期消耗的能量每個周期消耗的能量 = CVCC2p FHz頻率循環運行，電容充放電消耗在驅動電路中的功率頻率循環運行，電容充放電消耗在驅動電路中的功率功率功率= FCVCC2高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院72.2 功耗功耗 2) 驅動容性負載時的動態功耗驅動容性負載時的動態功耗(active )p實例：實例：CMOS電路電路的簡單模型的簡單模型 t1時刻，時刻，A閉合，電容閉合，電容C充電至充電至VCC。 t2時刻，電容時刻，電容C放電。放電。 能量消耗在電阻上。能量消耗在電阻

8、上。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院82.2 功耗功耗 3) 疊加偏置電流產生的動態功耗疊加偏置電流產生的動態功耗p 推拉輸出電路：推拉輸出電路：輸出配置輸出配置兩個激勵電路，一個把輸兩個激勵電路，一個把輸出電壓拉升至出電壓拉升至HI，而另，而另一個將輸出電壓下拉至一個將輸出電壓下拉至LO。 TTL反相器，反相器，Q1、Q2交替交替處于導通狀態處于導通狀態高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院92.2 功耗功耗 3

9、) 疊加偏置電流產生的動態功耗疊加偏置電流產生的動態功耗 CMOS電路，電路， Q1、Q2交替處于導通交替處于導通狀態，推拉輸出電路狀態，推拉輸出電路u 問題：狀態轉換過程中，有可能存問題：狀態轉換過程中，有可能存在在Q1、Q2同時導通，產生一個從同時導通，產生一個從VCC到地的浪涌電流，所消耗的功率以到地的浪涌電流，所消耗的功率以熱量形式消耗在管子上。熱量形式消耗在管子上。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院102.2 功耗功耗 3) 疊加偏置電流產生的動態功耗疊加偏置電流產生的動態功耗在輸入電平中間狀

10、態，兩個管同時導通，從電源流過的電流最大。動態時，形成功耗。p 例例：74HC00電路的直流電流消耗與輸入電壓的關系電路的直流電流消耗與輸入電壓的關系高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院112.2 功耗功耗 4) 輸入功耗輸入功耗 芯片的輸入功耗來自其他器件。對輸入電路的偏置和觸發是必芯片的輸入功耗來自其他器件。對輸入電路的偏置和觸發是必須的。須的。 靜態輸入功耗由所需的輸入電流與電源電壓乘積決定。該功耗靜態輸入功耗由所需的輸入電流與電源電壓乘積決定。該功耗包括接收邏輯器件內部的實際功耗與驅動器件功耗。包

11、括接收邏輯器件內部的實際功耗與驅動器件功耗。 動態輸入功耗：輸入電容動態輸入功耗：輸入電容C，典型輸入電壓幅度，典型輸入電壓幅度V，工作頻率，工作頻率F。則有：則有： 動態功耗動態功耗 = FCV2輸入功耗相對數值比較小，當網絡有較大的扇出，或輸入功耗相對數值比較小，當網絡有較大的扇出，或必須在極低功耗下工作，其重要性才體現出來。必須在極低功耗下工作，其重要性才體現出來。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院122.2 功耗功耗 5) 內部功耗內部功耗p內部電源用于邏輯器件的內部節點的偏置轉換。內部功耗包括

12、內部電源用于邏輯器件的內部節點的偏置轉換。內部功耗包括靜態功耗和動態功耗。靜態功耗和動態功耗。 內部靜態功耗：無負載連接，輸入端處于隨機狀態的條件下的功耗。內部靜態功耗：無負載連接，輸入端處于隨機狀態的條件下的功耗。求出所有可能的輸入狀態的平均值可得。求出所有可能的輸入狀態的平均值可得。 內部動態功耗常數內部動態功耗常數Kactive：可通過交替輸入某個預定頻率測量。方：可通過交替輸入某個預定頻率測量。方法：斷開輸出，在頻率法：斷開輸出，在頻率FHz條件下測得總功率條件下測得總功率Ptotal，計算動態功，計算動態功耗常數：耗常數：FPPKquitotalactive高速數字設計高速數字設計

13、High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院132.2 功耗功耗 5) 內部功耗內部功耗 在任何頻率在任何頻率F下總功耗：下總功耗：activequitotalKFPP.u 實例：門電路實例：門電路的內部功耗與的內部功耗與頻率的關系頻率的關系高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院142.2 功耗功耗 6) 驅動電路功耗驅動電路功耗p 邏輯器件中大部分能量都消耗在輸出驅動電路上。邏輯器件中大部分能量都消耗在輸出驅動電路上。p 常用的輸出結構：常用的輸出結

14、構： 推拉電路輸出推拉電路輸出 射極跟隨器輸出射極跟隨器輸出 集電極開路輸出集電極開路輸出 電流源輸出電流源輸出p 輸出電路功耗取決于輸出電路結構，邏輯電平、輸出負載及輸出電路功耗取決于輸出電路結構，邏輯電平、輸出負載及運行速度。運行速度。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院152.2 功耗功耗 6) 驅動電路功耗驅動電路功耗p 推拉電路輸出中的靜態功耗推拉電路輸出中的靜態功耗計算方法：取輸出計算方法：取輸出LO和和HI狀態下功率的平均值狀態下功率的平均值u TTL推拉輸出電路的靜態功耗：推拉輸出電路的靜

15、態功耗：Q2導通Q1導通0.30.4V1.4V24 . 14 . 0sinsourcekquiIIP高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院16u CMOS驅動器的輸出阻抗驅動器的輸出阻抗2.2 功耗功耗 6) 驅動電路功耗驅動電路功耗BkRIPsinAsourceRIP VOL(IO=4.0mA) 典型值 0.15； 最大值 0.33VOH(IO=4.0mA) 典型值 4.32；最小值 3.84RB(min)=0.15/0.004=37RB(max)=0.33/0.004=83RA(min)=0.18/0.

16、004=45RA(max)=0.66/0.004=16522sinsourceAkBquiIRIRP高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院172.2 功耗功耗 6) 驅動電路功耗驅動電路功耗u 推拉輸出電路推拉輸出電路的動態功耗的動態功耗例例. CMOS總線性能總線性能 (P40): 總線連接總線連接20個個CPU，共享存儲器，共享存儲器。連接總線通過阻抗可連接總線通過阻抗可控的控的50印刷電路走印刷電路走線實現，線長線實現，線長10in。已知：收發器傳播延遲9ns，手冊標明驅動器的I/O負載電容10pF。

17、計劃總線運行在30ns周期上(33MHz)高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院182.2 功耗功耗 6) 驅動電路功耗驅動電路功耗靜態：靜態： 可以輕易驅動可以輕易驅動20個電路個電路動態動態C負載負載=(10pF/驅動器驅動器)(20個驅動器個驅動器)+(2pF/in)(10in)=220pF74HCT640的輸出：的輸出：VCC=4.5V，VOH=3.84V，IO=6mAHCT總線上的輸出電阻總線上的輸出電阻： (VCC-VOH)/IO=110RC上升時間：上升時間：TRC = (110) (220p

18、F)=24ns10%90%上升時間上升時間 T10%90%=2.2TRC=53ns高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院192.2 功耗功耗 6) 驅動電路功耗驅動電路功耗每個驅動器的功耗：每個驅動器的功耗：條件條件:VCC=5.5V，C=220pF，FCLK=16MHz，FDATA=8MHzPDrive=FDATACVCC2 = 0.053W每個驅動器封裝每個驅動器封裝8個，總功耗：個，總功耗：Ptotal = 8PDrive = 0.424W高速數字設計高速數字設計 High-Speed Digital

19、 Design 2021年10月25日湖南大學電氣與信息工程學院202.2 功耗功耗 6) 驅動電路功耗驅動電路功耗p 射極跟隨器輸出電路的靜態功耗射極跟隨器輸出電路的靜態功耗 (P42)高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院21寫上姓名、學號上交寫上姓名、學號上交課堂練習：電路如圖課堂練習：電路如圖，推導推導T10-90表達式表達式高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院22高速數字設計高速數字設計 High-Speed

20、 Digital Design 2021年10月25日湖南大學電氣與信息工程學院232.3 速度速度傳播延遲：數字邏輯關注傳播延遲：數字邏輯關注最小轉換時間：高頻電子工程關注最小轉換時間：高頻電子工程關注轉換時間快導致返回電流、串擾、振鈴等轉換時間快導致返回電流、串擾、振鈴等高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院242.3 速度速度 1)電壓突變的影響電壓突變的影響 dV/dt主要頻率分量在主要頻率分量在Fknee以下，與傳播延遲、時鐘速率、轉換頻率無關以下，與傳播延遲、時鐘速率、轉換頻率無關rkneeTF

21、5 . 0 信號傳播的整個路徑，其頻率響應至少在信號傳播的整個路徑，其頻率響應至少在FKnee之前都應當是平坦之前都應當是平坦 的。的。 縮短上升時間（提高縮短上升時間（提高dV/dt）將迫使）將迫使FKnee的升高，使信號傳輸問題的升高，使信號傳輸問題更嚴重。更嚴重。 電路的電路的dV/dt還可能影響其它電路。還可能影響其它電路。%90%10TVdtdV高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院252.3 速度速度 2)電流突變的影響電流突變的影響 dI/dtp電流突變影響附近其它電路電流突變影響附近其它電路

22、 感應。感應。 dI/dt越大，影響越嚴重越大，影響越嚴重p測量方法：示波器的電壓的上升時間變化轉為電流的變化速率測量方法：示波器的電壓的上升時間變化轉為電流的變化速率例：例：dttdVCRtVtI)()()(高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院262.3 速度速度 2)電流突變的影響電流突變的影響電壓上升時間與最大電流擺率的關系22)()(1)(dttVdCdttdVRdttdI高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院

23、272.3 速度速度 2)電流突變的影響電流突變的影響p電流變化率的最大值對確定電感耦合的峰值很有幫助電流變化率的最大值對確定電感耦合的峰值很有幫助CTVdtdIRTVdtdICR2%90%10max)(%90%10max)(52. 1|1|電流變化速率與上升時間的平方的倒數成正比電流變化速率與上升時間的平方的倒數成正比高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院282.3 速度速度 3)電壓容限電壓容限p 是邏輯驅動是邏輯驅動器的保證輸出器的保證輸出與邏輯接收的與邏輯接收的最壞情況下的最壞情況下的靈敏度之間的靈

24、敏度之間的差值差值高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院292.3 速度速度 3)電壓容限電壓容限電壓容限的意義電壓容限的意義直流電源的電流流經接地的電阻，導致各邏輯器件之間的地電位差。直流電源的電流流經接地的電阻，導致各邏輯器件之間的地電位差。快速變化的返回信號電流，流經接地通路電感，導致邏輯器件之間快速變化的返回信號電流，流經接地通路電感，導致邏輯器件之間對地電壓的變化。對地電壓的變化。鄰近線路上的信號可以通過各自的互容或互感相互耦合，對某個指鄰近線路上的信號可以通過各自的互容或互感相互耦合，對某個指定

25、線路產生串擾。定線路產生串擾。振鈴、反射、長的線路使二進制信號產生扭曲。振鈴、反射、長的線路使二進制信號產生扭曲。溫度的影響溫度的影響高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院302.3 速度速度本節總結：本節總結：p54高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院312.4 封裝封裝p封裝的影響封裝的影響 ： 引腳電感、引腳電容、散熱引腳電感、引腳電容、散熱p引腳電感引腳電感 引腳電感會引起地彈（引腳電感會引起地彈（ground

26、 bound）：輸出產生跳變，導致邏）：輸出產生跳變，導致邏輯輸入端產生毛刺。輯輸入端產生毛刺。 有可能影響邏輯電路正常工作。有可能影響邏輯電路正常工作。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院322.4 封裝封裝p 地線上不必要的電壓地線上不必要的電壓實例：實例： 開關由開關由A到到B，電，電容容C對地放電，在接對地放電，在接地回路上形成大的地回路上形成大的浪涌電流。浪涌電流。 接地引腳電感作接地引腳電感作用產生電壓用產生電壓VGNDdtdILVedischGNDGNDarg輸入電壓：輸入電壓：VinVGN

27、D高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院332.4 封裝封裝p 地彈對電路的影響地彈對電路的影響 TTL D型八觸發器，驅動一組型八觸發器，驅動一組32個存儲心片組個存儲心片組高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院342.4 封裝封裝C時刻，產時刻，產生雙重觸發生雙重觸發高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院352.4 封裝封裝p 地

28、彈的大小地彈的大小實例：地彈的實例：地彈的測量測量 P57為什么用此為什么用此方法測量？方法測量？高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院362.4 封裝封裝測量結果：測量結果：高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院372.4 封裝封裝p 預測地彈的大小預測地彈的大小 四要素：邏輯器件的轉換時間，負載電阻或電容、引腳電四要素：邏輯器件的轉換時間，負載電阻或電容、引腳電感和轉換電壓感和轉換電壓電阻性負載電阻性負載電容性負載電

29、容性負載RTVLdtdILVGND1|%90%10CTVLVGND2%90%1052. 1|高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院382.4 封裝封裝p 5種邏輯產品的轉換特性種邏輯產品的轉換特性74HCT CMOS74AS TTL10KH ECL10G GaAsNEL GaAsVmax(V)53.71.11.51.0T10%-90%(ns)4.71.70.70.150.05高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院392.

30、4 封裝封裝p 顯著減少引腳電感的封裝顯著減少引腳電感的封裝 絲焊絲焊特點：可機械操作，也可手工焊接。特點：可機械操作，也可手工焊接。實例：玩具的語音芯片與實例：玩具的語音芯片與PCB板的連接，可直接裸片焊接。板的連接，可直接裸片焊接。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院402.4 封裝封裝 載帶自動焊載帶自動焊方法：芯片先安裝在柔性電路板上，再將柔性電路板裝配到方法：芯片先安裝在柔性電路板上，再將柔性電路板裝配到PCB.特點：適于大規模裝配；電氣特性的完整性如完整的地平面。特點：適于大規模裝配；電氣特性的完整性如完整的地平面。高速數字設計高速數字設計 High-Speed Digital Design 2021年10月25日湖南大學電氣與信息工程學院41 倒裝焊倒裝焊2.4 封裝封裝特點：非常理想的電氣特性；特點：非常理想的電氣特性； 差的機械特性（安裝、熱膨脹）、散熱特性（與差的機械特性（安裝、熱膨脹）、散熱特性（與PCB板板接觸僅有錫球）。接觸僅有錫球）。高速數字設計高速數字設計 High-Speed Digital Design 2021年10