1、課程設計報告一 .設計目的本課程設計是計算機組成原理課程之后開設的實踐環節課程。通過本課程設計，使學生進一步加深對計算機原理系列課程相關內容的理解，掌握CPU 設計的基本方法和計算機系統的組成原理，進一步鞏固所學的理論知識，提高運用所學知識分析和解決實際問題的能力；鍛煉計算機硬件的設計能力、調試能力；培養嚴謹的科學實驗作風、良好的工程素質及團隊協作精神，為今后的工作打下基礎。二 .設計題目復雜模型機設計三 .設計要求基于計算機組成原理教案實驗系統設計并實現一個具有16 條機器指令、采用微程序控制器的8 位計算機。具體要求做到：1.根據設計課題要求，給出模型機的設計方案包括指令系統和硬件結構）。

2、2.畫出所設計計算機的硬件連接圖，針對所設計的指令系統編寫出相應的微程序。3.對所設計的計算機進行安裝與調試。4.編寫測試程序，對系統進行驗證。5.編寫課程設計報告。四 .實驗設備Dais-CMX16 +計算機組成原理教案實驗系統一臺，PC 機一臺五 .指令格式與指令系統模型機設計四大類之類指令共16 條，其中包括算術邏輯指令、I/O 指令、訪問及轉移指令和停機指令。算術邏輯指令設計 9 條算術邏輯指令并用單字節表示，尋址方式采用寄存器直接尋址，其格式如下：76543210OP-CODERdRs其中， OP-CODE 為操作碼， Rs 為源寄存器， Rd 為目的寄存器，并規定：Rs 或 Rd選

3、定的寄存器00R001R110R211R39 條算術邏輯指令的名稱、功能和具體格式見表7-12-1 。訪問指令及轉移指令模型機設計 2 條訪問指令，即存數 STA）、取數 LDA ）， 2 條轉移指令，即無條件轉移 JMP ）、結果為零或有進位轉移指令 BZC），指令格式為：675432102OP-00MRdCODED 低八）D 高八）其中“ 0 0 M ”為源碼段， 2OP-CODE為目的碼段 LDA 、STA指令使用）。 D 為十六位地址段 間接尋址10E = (SP+DSP 變址尋址11E = (PC+D相對尋址 I/O 指令輸入 IN）和輸出 指令系統本模型機共有 16 條基本指令，其

4、中算術邏輯指令7 條，訪問內存指令和程序控制指令 4 條，輸入輸出指令2 條，其它指令 1 條。下表列出了各條指令的格式、匯編符號、指令功能。助記符指令格式功能LDA M,D,Rd00M00RdE RdSTA M,D,Rd00M01RdRd EJMP M,D00M1000E PCBZC M,D00M1100當 CY=0 或 Z=0 時， EPCMOVRd,Rs0100RsRdRs RdADCRd,Rs0101RsRdRs+Rd+CY RdSBC Rd,Rs0110RsRdRs-Rd-CY RdAND Rd,Rs0111RsRdRs Rd RdCLR Rd100000Rd0 RdINC Rd,R

5、s100100RdRs+1 RdCPL Rd101000RdRd RdRHR Rd101100RdRd RdRHL Rd110000RdRd RdINRd,I/O110100RdI/O RdOUT Rd,I/O111000RdRd I/OHALT11110000停機2 復雜模型機指令系統。助記符操作數指令碼長度。 -LDADR0,*003。直接字節送寄存器R0LDADR1,*013。直接字節送寄存器R1LDADR2,*023。直接字節送寄存器R2LDADR3,*033。直接字節送寄存器R3LDAIR0,*103。間接字節送寄存器R0LDAIR1,*113。間接字節送寄存器R1LDAIR2,*1

6、23。間接字節送寄存器R2LDAIR3,*133。間接字節送寄存器R3LDAXR0,*203。變址字節送寄存器R0LDAXR1,*213。變址字節送寄存器R1LDAXR2,*223。變址字節送寄存器R2LDAXR3,*233。變址字節送寄存器R3LDARR0,*303。相對字節送寄存器R0LDARR1,*313。相對字節送寄存器R1LDARR2,*323。相對字節送寄存器R2LDARR3,*333。相對字節送寄存器R3STAD*,R0043。寄存器 R0 送直接字節STAD*,R1053。寄存器 R1 送直接字節STAD*,R2063。寄存器 R2 送直接字節STAD*,R3073。寄存器 R

7、3 送直接字節STAI*,R0143。寄存器 R0 送間接字節STAI*,R1153。寄存器 R1 送間接字節STAI*,R2163。寄存器 R2 送間接字節STAI*,R3173。寄存器 R3 送間接字節STAX*,R0243。寄存器 R0 送變址字節STAX*,R1253。寄存器 R1 送變址字節STAX*,R2263。寄存器 R2 送變址字節STAX*,R3273。寄存器 R3 送變址字節STAR*,R0343。寄存器 R0 送相對字節STAR*,R1353。寄存器 R1 送相對字節STAR*,R2363。寄存器 R2 送相對字節STAR*,R3373。寄存器 R3 送相對字節JMPD*

8、083。直接轉移JMPI*183。間接轉移JMPX*283。變址轉移JMPR*383。相對轉移BNZCD*0C3。 CY=0 或 Z=0 時直接轉移BNZCI*1C3。 CY=0 或 Z=0 時間接轉移BNZCX*2C3。 CY=0 或 Z=0 時變址轉移BNZCR*3C3。 CY=0 或 Z=0 時相對轉移MOVR0,R0401。寄存器 R0 送寄存器 R0MOVR1,R0411。寄存器 R0 送寄存器 R1MOVR2,R0421。寄存器 R0 送寄存器 R2MOVR3,R0431。寄存器 R0 送寄存器 R3MOVR0,R1441。寄存器 R1 送寄存器 R0MOVR1,R1451。寄存器

9、 R1 送寄存器 R1MOVR2,R1461。寄存器 R1 送寄存器 R2MOVR3,R1471。寄存器 R1 送寄存器 R3MOVR0,R2481。寄存器 R2 送寄存器 R0MOVR1,R2491。寄存器 R2 送寄存器 R1MOVR2,R24A1。寄存器 R2 送寄存器 R2MOVR3,R24B1。寄存器 R2 送寄存器 R3MOVR0,R34C1。寄存器 R3 送寄存器 R0MOVR1,R34D1。寄存器 R3 送寄存器 R1MOVR2,R34E1。寄存器 R3 送寄存器 R2MOVR3,R34F1。寄存器 R3 送寄存器 R3ADCR0,R0501。寄存器 R0 帶進位加到寄存器R0

10、ADCR1,R0511。寄存器 R0 帶進位加到寄存器R1ADCR2,R0521。寄存器 R0 帶進位加到寄存器R2ADCR3,R0531。寄存器 R0 帶進位加到寄存器R3ADCR0,R1541。寄存器 R1 帶進位加到寄存器R0ADCR1,R1551。寄存器 R1 帶進位加到寄存器R1ADCR2,R1561。寄存器 R1 帶進位加到寄存器R2ADCR3,R1571。寄存器 R1 帶進位加到寄存器R3ADCR0,R2581。寄存器 R2 帶進位加到寄存器R0ADCR1,R2591。寄存器 R2 帶進位加到寄存器R1ADCR2,R25A1。寄存器 R2 帶進位加到寄存器R2ADCR3,R25B

11、1。寄存器 R2 帶進位加到寄存器R3ADCR0,R35C1。寄存器 R3 帶進位加到寄存器R0ADCR1,R35D1。寄存器 R3 帶進位加到寄存器R1ADCR2,R35E1。寄存器 R3 帶進位加到寄存器R2ADCR3,R35F1。寄存器 R3 帶進位加到寄存器R3SBCR0,R0601。寄存器 R0 帶進位減到寄存器R0SBCR1,R0611。寄存器 R0 帶進位減到寄存器R1SBCR2,R0621。寄存器 R0 帶進位減到寄存器R2SBCR3,R0631。寄存器 R0 帶進位減到寄存器R3SBCR0,R1641。寄存器 R1 帶進位減到寄存器R0SBCR1,R1651。寄存器 R1 帶

12、進位減到寄存器R1SBCR2,R1661。寄存器 R1 帶進位減到寄存器R2SBCR3,R1671。寄存器 R1 帶進位減到寄存器R3SBCR0,R2681。寄存器 R2 帶進位減到寄存器R0SBCR1,R2691。寄存器 R2 帶進位減到寄存器R1SBCR2,R26A1。寄存器 R2 帶進位減到寄存器R2SBCR3,R26B1。寄存器 R2 帶進位減到寄存器R3SBCR0,R36C1。寄存器 R3 帶進位減到寄存器R0SBCR1,R36D1。寄存器 R3 帶進位減到寄存器R1SBCR2,R36E1。寄存器 R3 帶進位減到寄存器R2SBCR3,R36F1。寄存器 R3 帶進位減到寄存器R3A

13、NDR0,R0701。寄存器 R0與 到寄存器 R0ANDR1,R0711。寄存器 R0與 到寄存器 R1ANDR2,R0721。寄存器 R0與 到寄存器 R2ANDR3,R0731。寄存器 R0與 到寄存器 R3ANDR0,R1741。寄存器 R1與 到寄存器 R0ANDR1,R1751。寄存器 R1與 到寄存器 R1ANDR2,R1761。寄存器 R1與 到寄存器 R2ANDR3,R1771。寄存器 R1與 到寄存器 R3ANDR0,R2781。寄存器 R2與 到寄存器 R0ANDR1,R2791。寄存器 R2與 到寄存器 R1ANDR2,R27A1。寄存器 R2與 到寄存器 R2ANDR

14、3,R27B1。寄存器 R2與 到寄存器 R3ANDR0,R37C1。寄存器 R3與 到寄存器 R0ANDR1,R37D1。寄存器 R3與 到寄存器 R1ANDR2,R37E1。寄存器 R3與 到寄存器 R2ANDR3,R37F1。寄存器 R3與 到寄存器 R3CLRR0801。清零寄存器R0CLRR1811。清零寄存器R1CLRR2821。清零寄存器R2CLRR3831。清零寄存器R3INCR0,R0901。寄存器 R0加 1到 R0INCR0,R1911。寄存器 R1加 1到 R0INCR0,R2921。寄存器R2加 1到 R0INCR0,R3931。寄存器R3加 1到 R0CPLR0A0

15、1。寄存器 R0取反CPLR1A11。寄存器 R1取反CPLR2A21。寄存器R2取反CPLR3A31。寄存器R3取反RHRR0,R0B01。寄存器 R0帶進位循環右移RHRR0,R1B11。寄存器 R1帶進位循環右移RHRR0,R2B21。寄存器R2帶進位循環右移RHRR0,R3B31。寄存器R3帶進位循環右移RLR0,R0C01。寄存器 R0帶進位循環左移RLR0,R1C11。寄存器 R1帶進位循環左移RLR0,R2C21。寄存器R2帶進位循環左移RLR0,R3C31。寄存器R3帶進位循環左移INR0,IOLD01。將 IOL 數據讀出到寄存器R0INR1,IOLD11。將 IOL 數據讀

16、出到寄存器R1INR2,IOLD21。將 IOL 數據讀出到寄存器R2INR3,IOLD31。將 IOL 數據讀出到寄存器R3OUTIOH,R0E01。將寄存器 R0數據寫入到 IOHOUTIOH,R1E11。將寄存器 R1數據寫入到 IOHOUTIOH,R2E21。將寄存器R2數據寫入到 IOHOUTIOH,R3E31。將寄存器R3數據寫入到 IOHHALTF0 1。停機 ( 總線鎖定 六 .復雜模型及數據通路圖七 .微程序控制器原理采用微程序設計方法設計控制單元的過程就是編寫每一條機器指令的微程序，它是按執行每條機器指令所需的微操作命令的先后順序而編寫的，因此，一條機器指令對應一個微程序，

17、由于任何一條機器指令的取指令操作是相同的，因此將取指令操作的命令統一編成一個微程序，這個微程序只負責將指令從主存單元中取出送至指令寄存器中。如果指令是間接尋址，其操作也是可以預測的，也可以編出對應間址周期的微程序。當出現中斷時，中斷隱指令所需完成的操作可由一個對應中斷周期的微程序控制完成。這樣，控制存儲器中的微程序個數應為機器指令數再加上對應取址、間接尋址和中斷周期的微程序。按照系統建議的微指令格式，參照微指令流程圖，將每條微指令代碼化，譯成二進制代碼，并將二進制代碼表轉換成十六進制格式文件。M23 M 22 M21 M20M19M 18M 17M 16 M15 M14 M13M12M 11M

18、 10M 9M8M7M 6 M5 M4 M3M 2M 1M0E/MIPMWR R/M目的編碼OPMCNS2S1S0源編碼XP W ALU IuIE IR Icz Ids源編碼目的編碼M10M9M8功能M19M18M17功能X2X1X0O2O1O0111禁止111禁止110ALU110MAR101SP101BX100IOR100AX011MRD011SP010XRD010IOW001RRD001XWR000PC000RWR八 .測試源程序。復雜模型機程序#LOAD MXJ4.IS。預調入指令系統 / 微程序org0start: CLR r0 。CLR r1 。CLR r2 。CLR r3 。寄存器清零LDA_X r0, 0060h 。變址送寄存器 R0INCr0,r2 。 r2 自加送到 R0CLRr0 。 r0 清零INr0, iol 。從 IO 輸入到 R0INr2,iol 。從 IO 輸入到 R2RLr3,r