1、 4、下列說法中不正確的是_。D A. 任何可以由軟件實現的操作也可以由硬件來實現 B. 固件就功能而言類似于軟件，而從形態來說又類似于硬件 C. 在計算機系統的層次結構中，微程序級屬于硬件級，其他四級都是軟件級 D. 面向高級語言的機器是完全可以實現的 7、在機器中， _的零的表示形式是唯一的。 B A. 原碼 B. 補碼 C. 反碼 D. 原碼和反碼 9、針對 8 位二進制數，下列說法中正確的是 _。B A. 127 的補碼為 10000000 B. 127 的反碼等于 0的移碼 B C. +1 的移碼等于 127 的反碼 D. 0 的補碼等于 1 的反碼 9、一個 8 位二進制整數采用補

2、碼表示，且由 3 個“ 1”和 5 個“ 0”組成，則最小值為 _。B A. 127 B. 32 C. 125 D. 3 11、若某數 x 的真值為 0.1010，在計算機中該數表示為 1.0110，則該數所用的編碼方法是 _碼。 B A. 原 B. 補 C. 反 D. 移 12、長度相同但格式不同的 2 種浮點數，假定前者階段長、尾數短，后者階段短、尾數長，其他規定均相 同 ,則它們可表示的數的圍和精度為 _。 B A. 兩者可表示的數的圍和精度相同 B. 前者可表示的數的圍大但精度低 C. 后者可表示的數的圍大且精度高 D. 前者可表示的數的圍大且精度高 13、某機字長 32 位，采用定點

3、小數表示，符號位為 1 位，尾數為 31 位，則可表示的最大正小數為 _， 最小負小數為 _。 D A. +(2 31 1) B. (1 2-32) C. +(1 2-31) +1 D. (1 2-31) 1 14、運算器雖有許多部件組成，但核心部分是 _。 B A. 數據總線 B. 算數邏輯運算單元 C. 多路開關 D. 通用寄存器 16、在定點運算器中，無論采用雙符號位還是單符號位，必須有 _，它一般用 _來實現。 C A. 譯碼電路，與非門 B. 編碼電路，或非門 C. 溢出判斷電路，異或門 D. 移位電路，與或非門 19、下溢指的是 _。A A. 運算結果的絕對值小于機器所能表示的最小

4、絕對值 B. 運算的結果小于機器所能表示的最小負數 C. 運算的結果小于機器所能表示的最小正數 D. 運算結果的最低有效位產生的錯誤 20、存儲單元是指 _。B A. 存放一個二進制信息位的存儲元 C. 存放一個字節的所有存儲元集合 B. 存放一個機器字的所有存儲元集合 D. 存放兩個字節的所有存儲元集合 21、和外存儲器相比，存儲器的特點是 _。 C A. 容量大、速度快、成本低 B. 容量大、速度慢、成本高 C. 容量小、速度快、成本高 D. 容量小、速度快、成本低 22、某計算機字長 16 位，存儲器容量 64KB，若按字編址，那么它的尋址圍是 _。B A. 64K B. 32K C.

5、64KB D. 32KB 23、某 DRAM 芯片，其存儲容量為512K8 位，該芯片的地址線和數據線數目為_。C A. 8，512 B. 512， 8 C. 18，8 D. 19， 8 24、某計算機字長 32 位，其存儲容量為 4MB ，若按字編址，它的尋址圍是 _。D A. 1M B. 4MB C. 4M D. 1MB 25、主存儲器和 CPU 之間增加 Cache 的目的是 _。A A. 解決 CPU 和主存之間的速度匹配問題 B. 擴大主存儲器的容量 C. 擴大 CPU 用寄存器的數量 D. 既擴大主存容量又擴大 CPU 通用寄存器數量 26、 EPROM 是指 _。D A. 只讀存

6、儲器 C. 可編程只讀存儲器 B. 隨機存儲器 D. 可擦寫可編程只讀存儲器 27、寄存器間接尋址方式中，操作數處在 _。 B A. 通用寄存器 B. 存單元 C. 程序計數器 D. 堆棧 28、擴展操作碼是_。 D A. 操作碼字段外輔助操作字段的代碼 B. 操作碼字段中用來進行指令分類的代碼 C. 指令格式中的操作碼 D. 一種指令優化技術，不同地址數指令可以具有不同的操作碼長度 29、指令系統中采用不同尋址方式的目的主要是_。B A. 實現存儲程序和程序控制 B. 縮短指令長度、擴大尋址空間、提高編程靈活性 C. 可以直接訪問外存 D. 提供擴展操作碼的可能并降低指令譯碼難度 30、單地

7、址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外， 另一個數常采用 _。 C A. 堆棧尋址模式 C. 隱含尋址方式 B. 立即尋址方式 D. 間接尋址方式 31、對某個寄存器中操作數的尋址方式稱為 _尋址。 C A. 直接 B. 間接 C. 寄存器 D. 寄存器間接 32、寄存器間接尋址方式中，操作數處在 _。 B A. 通用寄存器 B. 主存單元 C. 程序計數器 D. 堆棧 33、變址尋址方式中，操作數的有效地址等于 _。 C A. 基值寄存器容加上形式地址 (位移量 ) B. 堆棧指示器容加上形式地址 C. 變址寄存器容加上形式地址 D. 程序計數器容加上形式地址 34、程

8、序控制類指令的功能是 _。D A. 進行算術運算和邏輯運算 B. 進行主存與 CPU 之間的數據傳送 C. 進行 CPU 和 I/O 設備之間的數據傳送 D. 改變程序執行的順序 36、異步控制方式常用于_作為其主要控制方式。A A. 在單總線結構計算機中訪問主存與外設時 B. 微型機的 CPU 控制中 C. 組合邏輯控制的 CPU 中 D. 微程序控制器中 37、在一個微周期中 _。D A. 只能執行一個微操作 B. 能執行多個微操作，但它們一定是并行操作的 C. 能順序執行多個微操作 D. 只能執行相斥性的操作 39、在 CPU 中跟蹤指令后繼地址的寄存器是_。B A. C. 主存地址寄存

9、器 指令寄存器 B. 程序計數器 D. 狀態寄存器 40、中央處理器是指 _。C A. 運算器 C. 運算器和控制器 42、微程序控制器中，機器指令與微指令的關系是 B. 控制器 D. 運算器、控制器和主存儲器 _。 B A. 每一條機器指令由一條微指令來執行 B. 每一條機器指令由一段用微指令編成的微程序來解釋執行 C. 一段機器指令組成的程序可由一條微指令來執行 D. 一條微指令由若干條機器指令組成 43、為了確定下一條微指令的地址，通常采用斷定方式，其基本思想是_。C A. 用程序計數器 PC 來產生后繼續微指令地址 B. 用微程序計數器 PC來產生后繼微指令地址 C. 通過微指令控制字

10、段由設計者指定或者由設計者指定的判別字段控制產生后繼微指令地址 D. 通過指令中指令一個專門字段來控制產生后繼微指令地址 44、就微命令的編碼方式而言，若微操作命令的個數已確定，則_。 B A. 直接表示法比編碼表示法的微指令字長短 B. 編碼表示法比直接表示法的微指令字長短 C. 編碼表示法與直接表示法的微指令字長相等 D. 編碼表示法與直接表示法的微指令字長大小關系不確定 45、下列說法中正確的是_。B A. 微程序控制方式和硬布線控制方式相比較，前者可以使指令的執行速度更快 B. 若采用微程序控制方式，則可用 PC取代 PC C. 控制存儲器可以用掩模 ROM 、 EPROM 或閃速存儲

11、器實現 D. 指令周期也稱為 CPU 周期 46、系統總線中地址線的功用是。C A. 用于選擇主存單元 B. 用于選擇進行信息傳輸的設備 C. 用于指定主存單元和 I/O 設備接口電路的地址 D. 用于傳送主存物理地址和邏輯地址 47、數據總線的寬度由總線的 定義。 A A. 物理特性 B. 功能特性 C. 電氣特性 D. 時間特性 48、在單機系統中，多總線結構的計算機的總線系統一般由 組成。 A A. 系統總線、存總線和 I/O 總線 B. 數據總線、地址總線和控制總線 C. 部總線、系統總線和 I/O 總線 D. ISA 總線、 VESA 總線和 PCI 總線 49、下列述中不正確的是

12、。A A. 總線結構傳送方式可以提高數據的傳輸速度 B. 與獨立請求方式相比，鏈式查詢方式對電路的故障更敏感 C. PCI 總線采用同步時序協議和集中式仲裁策略 D. 總線的帶寬即總線本身所能達到的最高傳輸速率 50、中斷發生時，由硬件更新程序計數器PC，而不是由軟件完成，主要是為了 _。C A. 能進入中斷處理程序并正確返回源程序 B. 節省容 C. 提高處理機的速度 D. 使中斷處理程序易于編址，不易出錯 51、在 I/O 設備、數據通道、時鐘和軟件這 4 項中，可能成為中斷源的是 _。D A. I/O 設備 B. I/O 設備和數據通道 C. I/O 設備、數據通道和時鐘 D. I/O

13、設備、數據通道、時鐘和軟件 52、單級中斷與多級中斷的區別是_。 A A. 單級中斷只能實現單中斷，而多級中斷可以實現多重中斷 B. 單級中斷的硬件結構是一維中斷，而多級中斷的硬件結構是二維中斷 C. 單級中斷處理機只通過一根外部中斷請求線接到它的外部設備系統； 而多級中斷， 每一個 I/O 設備 都有一根專用的外部中斷請求線 53、在單級中斷系統中， CPU 一旦響應中斷，則立即關閉 _標志，以防止本次中斷服務結束前同級 的其他中斷源產生另一次中斷進行干擾。 A A. 中斷允許 B. 中斷請求 C. 中斷屏蔽 54、為了便于實現多級中斷，保存現場信息最有效的方法是采用 _。B A. 通用寄存

14、器 B. 堆棧 C. 儲存器 D. 外存 55、為實現 CPU 與外部設備并行工作，必須引入的基礎硬件是 _。 A A. 緩沖器 B. 通道 C. 時鐘 D. 相聯寄存器 56、中斷允許觸發器用來 _。 D A. 表示外設是否提出了中斷請求 B. CPU 是否響應了中斷請求 C. CPU 是否在進行中斷處理D. 開放或關閉可屏蔽硬中斷 57、采用 DMA 方式傳遞數據時，每傳送一個數據就要占用一個_時間。 C A. 指令周期B. 機器周期C. 存儲周期D. 總線周期 58、周期挪用方式常用于 _方式的輸入 /輸出中。 A A. DMA 59、通道是重要的 I/O B. 中斷C. 程序傳送 方式

15、，其中適合連接大量終端及打印機的通道是 D. 通道 _。 C A. 數組多路通道 B. 選擇通道 C. 字節多路通道 60、磁表面存儲器不具備的特點是 _。C A. 存儲密度高 B. 可脫機保存 C. 速度快 D. 容量大 61、計算機的外部設備是指 _。 D A. 輸入 /輸出設備 B. 外存設備 C. 遠程通信設備 D. 除了 CPU 和存以外的其他設備 62、在微型機系統中外部設備通過 _與主板的系統總線相連接。 B A. 累加器 B. 設備控制器 C. 計數器 D. 寄存 1. 沒有外存儲器的計算機監控程序可以存放在( B ) 。 A RAM B ROM C RAM和 ROM D CP

16、U 2. 完整的計算機系統應包括（ D）。 A運算器存儲器控制器 B外部設備和主機 C主機和使用程序 D配套的硬件設備和軟件系統 3. 在機器數（ BC ）中，零的表示形式是唯一的。 A原碼B補碼C 移碼D反碼 4. 在定點二進制運算器中，減法運算一般通過（D）來實現。 A原碼運算的二進制減法器B補碼運算的二進制減法器 C原碼運算的十進制加法器D補碼運算的二進制加法器 5. 某寄存器中的值有時是地址，因此只有計算機的（ C ）才能識別它。 A 譯碼器 B 判斷程序 C 指令 D 時序信號 6. 下列數中最小的數為（ C ）。 A（ 101001）2 B （ 52）8 C（ 101001）BCD

17、 D（ 233 ）16 7. 若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是（ C ）。 A階符與數符相同為規格化數 B階符與數符相異為規格化數 C數符與尾數小數點后第一位數字相異為規格化數 D數符與尾數小數點后第一位數字相同為規格化數 8. 補碼加減法是指（C ）。 A操作數用補碼表示，兩數尾數相加減，符號位單獨處理，減法用加法代替 B操作數用補碼表示，符號位與尾數一起參與運算，結果的符號與加減相同 C操作數用補碼表示，連同符號位直接相加減，減某數用加某數的補碼代替，結果的符號在運 算中形成 D操作數用補碼表示，由數符決定兩尾數的操作，符號位單獨處理 9. 運算器雖然由許多部件組成

18、，但核心部件是（B）。 A數據總線B算術邏輯運算單元 C多路開關D累加寄存器 10.指令系統中采用不同尋址方式的目的主要是（B）。 A實現存儲程序和程序控制 B縮短指令長度，擴大尋址空間，提高編程靈活性 C可以直接訪問外存 D提供擴展操作碼的可能并降低指令譯碼難度 11. 指令的尋址方式有順序和跳轉兩種方式，采用跳轉尋址方式，可以實現（ D ）。 A 堆棧尋址 B 程序的條件轉移 C 程序的無條件轉移 D 程序的條件轉移或無條件轉移 12. 微程序控制器中，機器指令與微指令的關系是（ B ）。 A每一條機器指令由一條微指令來執行 B每一條機器指令由一段由微指令編程的微程序來解釋執行 C一段機器

19、指令組成的程序可由一條微指令來執行 D一條微指令由若干個機器指令組成 13.用以指定將要執行的指令所在地址的是（B）。 A 指令寄存器B程序計數器C數據寄存器D累加器 14.常用的虛擬存儲系統由（B）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。 Acache- 主存B 主存 - 輔存C cache- 輔存D通用寄存器 -cache 15. RISC 訪指令中，操作數的物理位置一般安排在（D ）。 A棧頂和次棧頂 B C一個主存單元和一個通用寄存器 兩個主存單元 D 兩個通用寄存器 16.CPU中跟蹤指令后繼地址的寄存器是（ C）。 A地址寄存器 B指令計數器 C程序計數器 D 指令寄存器

20、17. 單級中斷系統中， CPU一旦響應中斷，立即關閉（ C ）標志，以防止本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。 A中斷允許 B中斷請求 C中斷屏蔽 D DMA請求 18.下面操作中應該由特權指令完成的是（ B）。 A設置定時器的初值B從用戶模式切換到管理員模式 C開定時器中斷D關中斷 19.主存貯器和CPU之間增加 cache 的目的是（A）。 A解決 CPU和主存之間的速度匹配問題 B擴大主存貯器容量 C擴大 CPU用寄存器的數量 D既擴大主存貯器容量，又擴大CPU用寄存器的數量 20. 單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需采用

21、（C）。 A堆棧尋址方式 B立即尋址方式 C隱含尋址方式 D 間接尋址方式 21.為了便于實現多級中斷，保存現場信息最有效的辦法是采用（ A 通用寄存器B堆棧C 存儲器D外存 B）。 22.某 DRAM芯片，其存儲容量為512K8 位，該芯片的地址線和數據線的數目是（ A8512B5128C188D198 D）。 解析： 存的地址線跟存的容量有關，類似于有1 萬個人有，就至少得5 位一樣，只不過區別是電腦部用 二進制而不是十進制。存的容量有多少，是用多少個二進制數表示，那么地址線的條數就是多少個，比 如容量是4 位的，用兩個2 進制數表述，那么地址線就是2 條， 8 位的，用三個2 進制數表示

22、，地址線 就應該是3 條，這樣推下來，容容量是能用多少個二進制數表示，相當于1 個二進制數的2 的多少次， 那么地址條數就是多少。512k 應該指的是512KB，相當于 4Mb（按照 1 比 8 換算），需要用22 位二進制 數表示，相當于2 的 22 次，所以用22 條地址線。數據線指一次傳輸的數據的寬度，8 位的寬度應該用 8 根數據線。 23. 定點運算器用來進行（ B ）。 A十進制加法運算 B定點數運算 C浮點數運算 D既進行定點數運算也進行浮點數運算 24. 直接間接立即 3 種尋址方式指令的執行速度，由快至慢的排序是（ C ）。 A直接立即間接 B直接間接立即 C立即直接間接 D

23、立即間接直接 25.寄存器間接尋址方式中，操作數處在（B）。 A通用寄存器B主存單元 C程序計數器D堆棧 26. 微指令執行的順序控制問題，實際上是如何確定下一條微指令的地址問題。通常采用的一種方法是 斷定方式，其基本思想是（C ）。A用程序計數器 PC來產生后繼微指令地址 B用微程序計數器PC來產生后繼微指令地址 C通過微指令順序控制地段由設計者指定或者由設計者指定的判斷字段控制產生后繼微指令地 址 D通過指令中指定一個專門字段來控制產生后繼微指令地址 27. 兩補碼相加，采用 1 位符號位，當（ D ）時，表示結果溢出。 A. 符號位有進位 B. 符號位進位和最高數位進位異或結果為 0 C

24、. 符號位為 1 D. 符號位進位和最高數位進位異或結果為 1 28. 某單片機字長 32 位，其存儲容量為 4MB。若按字編址，它的尋址圍是（ A ）。 A1M B 4MB C 4M D 1MB 解析問題： 1某計算機字長為32 位 , 其存儲容量為16MB,若按雙字編址, 它的尋址圍是多少 2某機字長為32 位 , 存儲容量為64MB,若按字節編址 . 它的尋址圍是多少? 解答： B 為 我的方法是全部換算成1 位 2 進制的基本單元來算。先計算總容量，如第一題中是16mb中，一 8 位，也就是8 個一位基本單元組成，16M=224 位 =224 個一位基本單元。所以總的基本單元是 224

25、*8 。 一個字長是n 位，就是說一個字是由n 個一位基本單元組成。按照字來編址就是說由一個字所 包含的一位基本單元的個數作為一個地址單元，它對應一個地址。同理，雙字編址就是兩個字所包含的 的基本單元數作為一個地址單元。由于一個字節（1B）永遠是 8 位，所以按字節編址永遠是8 個一位基 本單元作為一個地址單元。尋址圍就是說總共有多少個這樣的地址。 第一題中一個字長是32 位，對于按字編址來說一個地址單元有32 個基本單元，按雙字編址則 是一個地址單元有64 個，按字節是8 個，總容量是 224*8 個。所以按字編址的地址數是224*8/32個， 按雙字是224*8/64個，按字節是224*8

26、/8個。因此，第一題答案是221=2M。 同理，第二題答案是226*8/8=226=64M 。 29.某 SRAM芯片，其容量為 1M 8 位，除電源和接地端外，控制端有 E 和 R/W#，該芯片的管腳引出線 數目是（D）。 A20B28C 30 D32 這個題目其實就是要計算地址總線和數據總線的引腳數。 既然是 8 位寬帶，那數據線引腳就要8 個， 1M個存儲單元需要20 根地址線，因為2 的 20 次方 等于 1M，所以這個芯片的引腳數目至少為1+1+1+1+8+20=32（電源 +地+E+R/W+數據線 +地址線） 30. 存儲單元是指（ B ）。 A存放 1 個二進制信息位的存儲元 B

27、 存放 1 個機器字的所有存儲元集合 C存放 1 個字節的所有存儲元集合 D 存放 2 個字節的所有存儲元集合 31. 指令周期是指（ C ）。 ACPU從主存取出一條指令的時間 BCPU執行一條指令的時間 CCPU從主存取出一條指令加上執行一條指令的時間 D時鐘周期時間 32.中斷向量地址是（C）。 A子程序入口地址B中斷服務程序入口地址 C中斷服務程序入口地址指示器D例行程序入口地址 33.從信息流的傳輸速度來看，（A）系統工作效率最低。 A單總線B 雙總線C三總線D多總線 34. 同步控制是（ C ）。 A只適用于 CPU控制的方式 B 只適用于外圍設備控制的方式 C由統一時序信號控制的

28、方式 D 所有指令執行時間都相同的方式 35. 采用 DMA方式傳送數據時，每傳送一個數據，就要占用一個（ C ）的時間。 A指令周期 B 機器周期 C存儲周期D 總線周期 36. 計算機硬件能直接執行的是（C ）。 A符號語言B匯編語言C機器語言D 機器語言和匯編語言 37. 運算器的核心部件是（ C ）。 A數據總線 B 數據選擇器 C 算術邏輯運算部件 D 累加寄存器 38. 對于存儲器主要作用，下面說法是正確（ C ）。 A存放程序 B 存放數據 C 存放程序和數據 D 存放微程序 39. 至今為止，計算機中所含所有信息仍以二進制方式表示，其原因是（ C ）。 A節約元件 B 運算速度

29、快 C 物理器件性能決定 D信息處理方便 40. CPU中有若干寄存器，其中存放存儲器中數據的寄存器是（ A ）。 A地址寄存器 B程序計數器 C 數據寄存器 D 指令寄存器 41. CPU中有若干寄存器，其中存放機器指令的寄存器是（ D ）。 A地址寄存器 B 程序計數器 C 指令寄存器 D 數據寄存器 42. CPU中有若干寄存器，存放 CPU將要執行的下一條指令地址的寄存器是（ C ）。 A地址寄存器 B 數據寄存器 C 程序計數器 D指令寄存器 43. CPU中程序狀態寄存器中的各個狀態標志位是依據（ C ）來置位的。 ACPU已執行的指令 B CPU將要執行的指令 C算術邏輯部件上次

30、的運算結果 D 累加器中的數據 44. 為協調計算機各部件的工作，需要（ B ）來提供統一的時鐘。 A總線緩沖器 B 時鐘發生器 C 總線控制器 D 操作命令發生器 45. 能發現兩位錯誤并能糾正一位錯的編碼是( A ) 。 A海明碼B CRC碼C偶校驗碼D奇校驗碼 46.下列存儲器中，速度最慢的是（C）。 A半導體存儲器B光盤存儲器C磁帶存儲器D硬盤存儲器 47. 下列部件設備中，存取速度最快的是( B ) 。 A光盤存儲器 BCPU的寄存器C軟盤存儲器 D 硬盤存儲器 48. 某一 SRAM芯片，容量為 16K1 位，則其地址線條數下面哪項正確 ( C ) 。 A18 根 B 16K根 C

31、14根 D22 根 49. 計算機的存儲器采用分級存儲體系的目的是（ D ）。 A便于讀寫數據 B 減小機箱的體積 C便于系統升級D 解決存儲容量價格與存取速度間的矛盾 50. 在 Cache 的地址映射中，若主存中的任意一塊均可映射到 Cache 的任意一快的位置上，下面哪項符 合這種特點（ B ）。 A直接映射 B全相聯映射 C 組相聯映射 D 混合映射 51. 指令系統中采用不同尋址方式的目的主要是（ B ）。 A. 實現程序控制和快速查找存儲器地址 B. 縮短指令長度，擴大尋址空間，提高編程靈活性 C. 可以直接訪問主存和外存 D. 降低指令譯碼難度 52. CPU組成中不包括（ D

32、）。 A指令寄存器B地址寄存器C指令譯碼器D地址譯碼器 53. 程序計數器 PC在下面（ C ）部件中。 A運算器 B存儲器 C 控制器 D I/O 接口 54. CPU通用寄存器的位數取決于（ B ）。 A存儲器容量 B機器字長 C 指令的長度 DCPU的管腳數 55. 以硬件邏輯電路方式構成的控制器又稱為（ B ）。 A存儲邏輯型控制器 B組合邏輯型控制器 C 微程序控制器D 運算器 56. 直接轉移指令的功能是將指令中的地址代碼送入（ C ）部件中。 A累加器 B 地址寄存器 CPC寄存器 D 存儲器 57.狀態寄存器用來存放（B）。 A算術運算結果B算術邏輯運算及測試指令的結果狀態 C

33、運算類型D邏輯運算結果 58. 微程序放在（D ）。 A指令寄存器 B RAM C 存 D 控制存儲器 59.主機，外設不能并行工作的方式是（ B）。 A中斷方式 B程序查詢方式 C通道方式 DDMA方式 60.禁止中斷的功能可由（D）來完成。 A中斷觸發器B 中斷禁止觸發器 C中斷屏蔽觸發器D中斷允許觸發器 61.在微機系統中，主機與高速硬盤進行數據交換一般用（C）。 A程序中斷控制B程序直接控制C DMA方式D通道方式 62. DMA方式數據的傳送是以 ( C ) 為單位進行的。 A字節B 字C數據塊D位 63. DMA方式在 ( A ) 之間建立的直接數據通路。 A主存與外設B CPU與

34、外設C外設與外設D CPU與主存 64. 諾依曼機工作方式的基本特點是（B ）。 A多指令流單數據流B按地址訪問并順序執行指令 C堆棧操作D存儲器按部選擇地址 65. 針對 8 位二進制數，下列說法中正確的是 ( B ) 。 A 127 的補碼為 10000000 B 127 的反碼等于 0 的移碼 C 1 的移碼等于 127 的反碼 D0 的補碼等于 1 的反碼 66.計算機系統中采用補碼運算的目的是為了（ C）。 A與手工運算方式保持一致B提高運算速度 C簡化計算機的設計D提高運算的精度 67. 長度相同但格式不同的 2 種浮點數，假設前者階碼長尾數短，后者階碼短尾數長，其他規定均 相同，

35、則它們可表示的數的圍和精度為（B ）。A兩者可表示的數的圍和精度相同B前者可表示的數的圍大但精度低C后者可表示的數的圍大且精度高D前者可表示的數的圍大且精度高 68. 在浮點數原碼運算時，判定結果為規格化數的條件是（ D ）。 A階的符號位與尾數的符號位不同 B尾數的符號位與最高數值位相同 C尾數的符號位與最高數值位不同 D尾數的最高數值位為 1 69. 若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是（ C ）。 A階符與數符相同 B階符與數符相異 C數符與尾數小數點后第1 位數字相異 D數符與尾數小數點后第1 位數字相同 70.在定點運算器中，無論采用雙符號位還是單符號位，必須有（

36、C），它一般用（）來實現。 A譯碼電路，與非門B編碼電路，或非門 C溢出判斷電路，異或門D移位電路，與或非門 71. 存儲周期是指（ C ）。 A存儲器的讀出時間B存儲器的寫入時間 C存儲器進行連續讀和寫操作所允許的最短時間間隔 D存儲器進行連續寫操作所允許的最短時間間隔 72. 和外存儲器相比，存儲器的特點是（ C ）。 A容量大，速度快，成本低 B容量大，速度慢，成本高 C容量小，速度快，成本高 D容量小，速度快，成本低 73. 某計算機字長 16 位，它的存儲容量 64KB，若按字編址，那么它的尋址圍是（ B ）。 A 0 64K B 0 32K C 0 64KB D032KB 74.

37、某 SRAM芯片，其存儲容量為 64K 16 位，該芯片的地址線和數據線數目為（ D ）。 A 64,16 B16,64 C 64,8 D16,16 75. 某 DRAM芯片，其存儲容量為 512K8 位，該芯片的地址線和數據線數目為（ D ）。 A 8,512 B512,8 C 18,8 D19，8 76. 某機字長 32 位，存儲容量 1MB，若按字編址，它的尋址圍是（C ）。 A 0 1M B 0 512KB C0 256K D0256KB 77. 某計算機字長 32 位，其存儲容量為 4MB，若按字編址，它的尋址圍是（ A ）。 A 01M B04MB C0 4M D 01MB 78.

38、 某計算機字長 32 位，其存儲容量為 4MB，若按半字編址，它的尋址圍是（ C ）。 A 0 4MB B 02MB C0 2M D 01MB 79.某計算機字長為為32 位，其存儲容量為16MB，若按雙字編址，它的尋址圍是（B）。 A 0 16MBB 08MC 0 8MBD 016MB 80. 某 SRAM芯片，其容量為 5128 位，加上電源端和接地端， 該芯片引出線的最小數目應為 （ D ）。 A 23B 25C 50D19 81.在虛擬存儲器中，當程序在執行時，（D）完成地址映射。 A程序員B編譯器C裝入程序D操作系統 82. 虛擬段頁式存儲管理方案的特點為 ( D ) 。 A空間浪費

39、大存儲共享不易存儲保護容易不能動態連接 B空間浪費小存儲共享容易存儲保護不易不能動態連接 C空間浪費大存儲共享不易存儲保護容易能動態連接 D空間浪費小存儲共享容易存儲保護容易能動態連接 83.在 cache 的地址映射中，若主存中的任意一塊均可映射到cache 的任意一塊的位置上，則這種方法 稱為(A)。 A全相聯映射B直接映射C組相聯映射D混合映射 84. 對某個寄存器中操作數的尋址方式稱為( C ) 尋址。 A直接B間接C寄存器D寄存器間接 85. 變址尋址方式中，操作數的有效地址等于( C ) 。A基值寄存器容加上形式地址（位移量）B堆棧指示器容加上形式地址C變址寄存器容加上形式地址D程序計數器容加上形式地址 86. 堆棧尋址方式中，設 A 為累加器， SP 為堆棧指示器， Msp為 SP 指示的棧頂單元，如果進棧操作的 動作是： (A) Msp,(SP) 1 SP，那么出棧操作的動作應為( B) 。 A (Msp) A,(SP)+1 SPB (SP)+1 SP,(Msp) A C (SP) 1 SP,(Msp) AD (Msp) A,(SP) 1SP 87. 運算型指令的尋址與轉移性指令的尋址不同點在于( A ) 。A前者取操作數，后者決定程序轉移地址B后者取操作數，前者決定程序轉移地址C前者是短指令，后者是長指令D前者是長指令，后者是短指令 88.中央處理器是指(C)