1 第九章數(shù)字集成電路基本單元與版圖 9 1TTL基本電路9 2CMOS基本門電路及版圖實現(xiàn)9 3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9 4焊盤輸入輸出單元9 5了解CMOS存儲器 2 9 1TTL基本電路 圖9 1TTL反相器的基本電路 3 圖9 3具有多發(fā)射極晶體管的3輸入端與非門電路 a 電路圖 b 符號 4 圖9 4TTL或非門 a 電路圖 b 符號 5 9 2CMOS反相器 1 電路圖標(biāo)準(zhǔn)的CMOS反相器電路如圖所示 注意1 NMOS和PMOS的襯底是分開的 NMOS的襯底接最低電位 地 PMOS的襯底接最高電位 Vdd 6 注意2 NMOS的源極接地 漏極接高電位 PMOS的源極接Vdd 漏極接低電位 注意3 輸入信號Vi對兩管來說 都是加在g和s之間 但是由于NMOS的s接地 PMOS的s接Vdd 所以Vi對兩管來說參考電位是不同的 7 2 轉(zhuǎn)移特性 在分析CMOS反相器的特性時 注意如下事實 在電路中 PMOS和NMOS地位對等 功能互補(bǔ)它們都是驅(qū)動管 都是有源開關(guān) 部分的互為負(fù)載 它們都是增強(qiáng)型MOSFET對于NMOS有對于PMOS有對輸入和輸出信號而言 PMOS和NMOS是并聯(lián)的 ViVtn導(dǎo)通 Vi Vdd Vtp 截止Vi Vdd Vtp 導(dǎo)通 8 2 轉(zhuǎn)移特性 續(xù) 在直流電路上 PMOS和NMOS串聯(lián)連接在Vdd和地之間 因而有Idsn從NMOS的d流向s 是正值 Idsp從PMOS的d流向s 是負(fù)值 Vdsn Vdsp Vdd 9 2 轉(zhuǎn)移特性 續(xù) 把PMOS視為NMOS的負(fù)載 可以像作負(fù)載線一樣 把PMOS的特性作在NMOS的特性曲線上 如圖所示 10 轉(zhuǎn)移特性 續(xù) 整個工作區(qū)可以分為五個區(qū)域來討論 1 A區(qū) 0 Vi VtnNMOS截止Idsn 0PMOS導(dǎo)通Vdsn VddVdsp 0等效電路如右圖所示 11 轉(zhuǎn)移特性 續(xù) 2 B區(qū) Vtn Vi VddNMOS導(dǎo)通 處于飽和區(qū) 等效于一個電流源 稱之為NMOS平方率跨導(dǎo)因子 PMOS等效于非線性電阻 稱之為PMOS平方率跨導(dǎo)因子 在Idsn的驅(qū)動下 Vdsn自Vdd下降 Vdsp 自0V開始上升 等效電路如圖所示 12 轉(zhuǎn)移特性 續(xù) 3 C區(qū) Vi VddNMOS導(dǎo)通 處于飽和區(qū) PMOS也導(dǎo)通 處于飽和區(qū) 均等效于一個電流源 等效電路如右圖所示 此時有 13 轉(zhuǎn)移特性 續(xù) 兩個電流必須相等 即Idsn Isdp 所以如果 n p 且有Vtn Vtp 則有Vi Vdd 2但是 n 2 3 p 所以應(yīng)有Wp Lp 2 5Wn Ln由 n p Vtn Vtp和Vi Vdd 2 應(yīng)有VO Vdd 2 14 轉(zhuǎn)移特性 續(xù) 比 n p 對轉(zhuǎn)移特性的影響 如下圖所示 15 轉(zhuǎn)移特性 續(xù) 4 D區(qū) Vdd 2 Vi Vdd 2 Vtp與B區(qū)情況相反 PMOS導(dǎo)通 處于飽和區(qū) 等效一個電流源 NMOS強(qiáng)導(dǎo)通 等效于非線性電阻 等效電路如圖所示 16 轉(zhuǎn)移特性 續(xù) 5 E區(qū) Vi Vdd VtpPMOS截止 NMOS導(dǎo)通 Vdsn 0 Vdsp VddIdsp 0等效電路如圖所示 17 轉(zhuǎn)移特性 續(xù) 綜合上述討論 CMOS反相器的轉(zhuǎn)移特性和穩(wěn)態(tài)支路電流如圖所示 18 轉(zhuǎn)移特性 續(xù) PMOS和NMOS在5個區(qū)域中的定性導(dǎo)電特性 19 轉(zhuǎn)移特性 續(xù) 對于數(shù)字信號 CMOS反相器靜態(tài)時 或工作在A區(qū) 或工作在E區(qū) 此時有 Vi 0 I 0 Vo Vdd O 1 Vi Vdd I 1 Vo 0 O 0 從一種狀態(tài)轉(zhuǎn)換到另一種狀態(tài)時 有 I 0 I 1 I 1 I 0 Is s 0Ptr 0 Is s 0Pdc 0 20 轉(zhuǎn)移特性 續(xù) 對于模擬信號 CMOS反相器必須工作在B區(qū)和D區(qū)之間 反相器支路始終有電流流通 所以Is s 0 Pdc 0 21 3 CMOS反相器的瞬態(tài)特性 研究瞬態(tài)特性與研究靜態(tài)特性不同的地方在于必須考慮負(fù)載電容 下一級門的輸入電容 的影響 脈沖電路上升 下降和延遲時間的定義 即如圖所示 tr Vo 10 Vomax Vo 90 Vomax tf Vo 90 Vomax Vo 10 Vomax td Vi 50 Vimax Vo 50 Vomax 22 i Vi從1到0 CL充電 在此過程中 NMOS和PMOS源 漏極間電壓的變化過程為 Vdsn 0 Vdd Vdsp Vdd 0 即1 2 3 原點(diǎn) CMOS反相器的瞬態(tài)特性 23 考慮到上拉管導(dǎo)通時先為飽和狀態(tài)而后為非飽和狀態(tài) 故輸出脈沖上升時間可分為兩段來計算 CMOS反相器的瞬態(tài)特性 24 a 飽和狀態(tài)時假定VC 0 0 恒流充電時間段有積分得 CMOS反相器的瞬態(tài)特性 25 b 非飽和狀態(tài)時線性充電時間段有 積分得 經(jīng)變量代換 部分分式展開 可得 總的充電時間為 tr tr1 tr2如果Vtp 0 2Vdd 則 CMOS反相器的瞬態(tài)特性 26 ii Vi從0到1 CL放電NMOS的導(dǎo)通電流開始為飽和狀態(tài)而后轉(zhuǎn)為非飽和狀態(tài) 故與上面類似 輸出脈沖的下降時間也可分為兩段來計算 如圖所示 CMOS反相器的瞬態(tài)特性 27 a 飽和狀態(tài)假定VC 0 Vdd 恒流放電時間段有 積分得 CMOS反相器的瞬態(tài)特性 28 b 非飽和狀態(tài)線性放電時間段有 CMOS反相器的瞬態(tài)特性 29 總的放電時間為tf tf1 tf2如果Vtn 0 2Vdd 則如果Vtn Vtp bn bp 則tr tfCMOS的輸出波形將是對稱的 CMOS反相器的瞬態(tài)特性 30 反相器電路圖到符號電路版圖的轉(zhuǎn)換 a 電路圖 b 漏極連線 c 電源與地線連線 d 柵極與輸入輸出連線 31 圖9 20各種形式的反相器版圖 a 垂直走向MOS管結(jié)構(gòu) b 水平走向MOS管結(jié)構(gòu) c 金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu) d 金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu) e 有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu) 32 并聯(lián)反相器版圖 a 直接并聯(lián) b 共用漏區(qū) c 星狀連接 33 CMOS與非門和或非門 與非門和或非門電路 a 二輸入與非門 b 二輸入或非門 34 與非門的版圖 a 按電路圖轉(zhuǎn)換 b MOS管水平走向設(shè)計 35 或非門版圖 a 輸入向右引線 b 輸入向上引線 36 CMOS傳輸門和開關(guān)邏輯 工作原理傳輸門 a 電路 b 符號 開關(guān)邏輯與或門 37 工作原理 續(xù) a 異或 和 b 異或非 門電路 38 工作原理 續(xù) 不同功能的線或電路 a 電路圖 b 邏輯圖 39 CMOS傳輸門版圖實現(xiàn) 40 三態(tài)門 a 常規(guī)邏輯門結(jié)構(gòu) b 帶傳輸門結(jié)構(gòu) 三態(tài)門 41 三態(tài)門版圖 42 驅(qū)動電路 驅(qū)動電路的結(jié)構(gòu)示意圖 43 驅(qū)動電路版圖 44 9 3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計 基本原理標(biāo)準(zhǔn)單元設(shè)計流程圖 45 庫單元設(shè)計 標(biāo)準(zhǔn)單元庫中的單元電路是多樣化的 通常包含上百種單元電路 每種單元的描述內(nèi)容都包括 1 邏輯功能 2 電路結(jié)構(gòu)與電學(xué)參數(shù) 3 版圖與對外連接端口的位置 對于標(biāo)準(zhǔn)單元設(shè)計EDA系統(tǒng)而言 標(biāo)準(zhǔn)單元庫應(yīng)包含以下三個方面的內(nèi)容 1 邏輯單元符號庫與功能單元庫 2 拓?fù)鋯卧獛?3 版圖單元庫 46 庫單元設(shè)計 續(xù) 下圖給出了一個簡單反相器的邏輯符號 單元拓?fù)浜蛦卧鎴D a 邏輯符號 b 單元拓?fù)?c 單元版圖 47 9 4焊盤輸入輸出單元 9 4 1輸入單元輸入單元主要承擔(dān)對內(nèi)部電路的保護(hù) 一般認(rèn)為外部信號的驅(qū)動能力足夠大 輸入單元不必具備再驅(qū)動功能 因此 輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路 為防止器件被擊穿 必須為這些電荷提供 泄放通路 這就是輸入保護(hù)電路 輸入保護(hù)分為單二極管 電阻結(jié)構(gòu)和雙二極管 電阻結(jié)構(gòu) 48 輸入單元 續(xù) 單二極管 電阻電路雙二極管 電阻保護(hù)電路 49 9 4 2輸出單元 A 反相輸出I OPAD顧名思義 反相輸出就是內(nèi)部信號經(jīng)反相后輸出 這個反相器除了完成反相的功能外 另一個主要作用是提供一定的驅(qū)動能力 圖9 37是一種p阱硅柵CMOS結(jié)構(gòu)的反相輸出單元 由版圖可見構(gòu)造反相器的NMOS管和PMOS管的尺寸比較大 因此具有較大的驅(qū)動能力 50 輸出單元 續(xù) p阱硅柵CMOS反相輸出I OPAD 51 輸出單元 續(xù) 去鋁后的反相器版圖 52 輸出單元 續(xù) 大尺寸NMOS管版圖結(jié)構(gòu)和剖面 53 輸出單元 續(xù) 反相器鏈驅(qū)動結(jié)構(gòu)假設(shè)反相器的輸入電容等于Cg 則當(dāng)它驅(qū)動一個輸入電容為f Cg的反相器達(dá)到相同的電壓值所需的時間為f 如果負(fù)載電容CL和Cg的CL Cg Y時 則直接用內(nèi)部反相器驅(qū)動該負(fù)載電容所產(chǎn)生的總延遲時間為ttol Y 如果采用反相器鏈的驅(qū)動結(jié)構(gòu) 器件的尺寸逐級放大f倍 則每一級所需的時間都是f N級反相器需要的總時間是N f 由于每一級的驅(qū)動能力放大f倍 N級反相器的驅(qū)動能力就放大了fN倍 所以fN Y 對此式兩邊取對數(shù) 得 N lnY lnf反相器鏈的總延遲時間ttol N f f lnf lnY 54 輸出單元 續(xù) 直接驅(qū)動和反相器鏈驅(qū)動負(fù)載時的延遲時間曲線 55 輸出單元 續(xù) B 同相輸出I OPAD同相輸出實際上就是 反相 反相 或采用類似于圖9 40所示的偶數(shù)級的反相器鏈 為什么不直接從內(nèi)部電路直接輸出呢 主要是驅(qū)動能力問題 利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷 即內(nèi)部電路驅(qū)動一個較小尺寸的反相器 這個反相器再驅(qū)動大的反相器 在同樣的內(nèi)部電路驅(qū)動能力下才能獲得較大的外部驅(qū)動 56 輸出單元 續(xù) C 三態(tài)輸出I OPAD所謂三態(tài)輸出是指單元除了可以輸出 0 1 邏輯外 還可高阻輸出 即單元具有三種輸出狀態(tài) 同樣 三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出 圖9 42是一個同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖 同相三態(tài)輸出單元電路結(jié)構(gòu) 57 輸出單元 續(xù) 同相三態(tài)輸出單元版圖 58 輸出單元 續(xù) D 漏極開路輸出單元漏極開路結(jié)構(gòu)實現(xiàn)的線邏輯 59 9 4 3輸入輸出雙向三態(tài)單元 I OPAD 在許多應(yīng)用場合 需要某些數(shù)據(jù)端同時具有輸入 輸出的功能 或者還要求單元具有高阻狀態(tài) 在總線結(jié)構(gòu)的電子系統(tǒng)中使用的集成電路常常要求這種I OPAD 輸入 輸出雙向三態(tài)單元電路原理圖 60 9 5了解CMOS存儲器 半導(dǎo)體存儲器類型一覽 61 存儲單元的等效電路 a DRAM b SRAM c 掩膜型 熔絲 ROM d EPROM EEPROM e FRAM 62 9 5 1動態(tài)隨機(jī)存儲器 DRAM A DRAM單元的歷史演變過程 a 含兩個存儲節(jié)點(diǎn)的四晶體管DRAM單元 b 含兩條位線和兩條字線的三晶體管DRAM單元 c 含兩條位線和一條字線的雙晶體管DRAM單元 d 含一條位線和一條字線的單晶體管DRAM單元 63 三晶體管DRAM單元的工作原理 上拉和讀寫電路的三晶體管DRAM單元 64 工作原理 續(xù) 對三晶體管DRAM單元進(jìn)行四個連續(xù)操作 寫入 l 讀取 1 寫入 0 和讀取 0 時的典型電壓波形 在預(yù)充電周期電流通過MPl和MP2開始對列電容C2和C3進(jìn)行充電 65 工作原理 續(xù) 在寫 l 時序中電容Cl和C2的電荷共享 在讀取 l 過程中列電容C3通過晶體管M2和M3進(jìn)行放電 66 工作原理 續(xù) 在寫 0 時序過程中C1和C2通過M1和數(shù)據(jù)寫入晶體管放電 在讀取 0 過程中列電容C3不放電 67 單晶體管DRAM單元的工作過程 a 帶選取線路的典型單晶體管 1 T DRAM單元 b 帶控制電路的單晶體管DRAM單元陣列的存儲結(jié)構(gòu) 68 9 5 2靜態(tài)隨機(jī)存儲器 SRAM 靜態(tài)RAM單元的各種結(jié)構(gòu) 69 CMOSSRAM單元的電路拓?fù)浣Y(jié)構(gòu) 70 9 5 3閃存 閃存單元由一個帶浮柵的晶體管構(gòu)成 該晶體管的閾值電壓可通過在其柵極上施加電場而被反復(fù)改變 編程 閃存存儲器的數(shù)據(jù)編程及擦除方法 a 熱電子注入法 b Fowler Nordheim隧穿法 71 閃存單元的等效耦合電容電路 當(dāng)給控制柵極和漏極加電壓 VCG和VD 時 浮柵的電壓 VFG 可以用耦合電容表示為 QFG為存儲在浮柵中的電荷 Ctotal為總電容 CFC為浮柵和控制柵之間的電容 CFS CFB和CFD是浮柵和源極 浮柵和本體 浮柵和漏極之間的電容 VCG和VD分別為控