本科生畢業(yè)設(shè)計基于FPGA的出租車計費系統(tǒng)的設(shè)計系（部）：電子與通信工程系專業(yè)：通信工程學(xué)號：學(xué)生姓名：指導(dǎo)教師：副教授2009年6月畢業(yè)設(shè)計(論文)I摘要隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了深刻的變化，大規(guī)模可編程邏輯器件CPLD/FPGA的出現(xiàn)，給設(shè)計人員帶來了諸多方便。利用它進行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權(quán)。本文介紹了一個以可編程邏輯芯片為控制核心的出租車計費器系統(tǒng)。簡述了出租車計費器系統(tǒng)的組成及工作原理，以及在EDA平臺上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計思想和實現(xiàn)過程。論述了計程模塊、計費模塊、譯碼動態(tài)掃描模塊等的設(shè)計方法。實踐表明，這種方案不僅能解決傳統(tǒng)計費器集成度不高，功能升級不方便，易受干擾的問題而且能大大增強系統(tǒng)的可靠性。關(guān)鍵詞：出租車，計費系統(tǒng)，硬件描述語言，數(shù)字系統(tǒng)，F(xiàn)PGA畢業(yè)設(shè)計(論文)IIABSTRACTWiththerapiddevelopmentofEDAtechnology,electronicsystemdesigntechniquesandtoolshavebeenprofoundchangesinlarge-scaleprogrammablelogicdeviceCPLD/FPGAemergenceofdesignerstobringalotofconvenience.Useitforproductdevelopment,notonlylowcost,shortcycle,highreliabilityandfullintellectualpropertyrights.Inthispaper,aprogrammablelogicchipforthecontrolofthecorebillingsystemofataxi.Taxisonthebillingsystemandworkingprincipleofthecomposition,aswellasEDAplatformwithasingleCPLDdeviceformingpartofthedigitalsystemdesignandrealizationoftheprocessofthinking.Onthemetermodule,billingmodule,decodingmodule,suchasdynamicscanningdesignmethod.Practiceshowsthatsuchprogramscannotonlysolvethetraditionalbillingdeviceintegrationisnothigh,theupgradeisnotconvenientfeatures,andarepronetointerferenceissuesandcangreatlyenhancethereliabilityofthesystem.Keywords:Therentalcarcoststhesystem,thecounter,theVHDLlanguage,thedigitalsystem,FPGA畢業(yè)設(shè)計(論文)III目錄摘要.IABSTRACT.II第1章緒論.11.1課題背景及目的.11.2國內(nèi)外研究狀況.11.3課題研究方法.21.4論文構(gòu)成及研究內(nèi)容.2第2章設(shè)計相關(guān)工具簡介.32.1EDA簡介.32.2FPGA簡介.32.3硬件描述語言VHDL簡介.42.4開發(fā)軟件QuartusII簡介.5第3章設(shè)計方案及原理.63.1方案論證.63.2設(shè)計原理.73.2.1出租車計費方式.73.2.2總體框架設(shè)計.73.3各個模塊設(shè)計.83.3.1LCD顯示設(shè)計.83.3.2電機驅(qū)動模塊設(shè)計.123.3.3主要功能