《數字電子技術基礎》（第六版）教學課件

清華大學

電子學教學組

聯系地址：清華大學

自動化系郵政編碼：100084電子信箱：wang_hong@第四章

組合邏輯電路4.1概述一、組合邏輯電路的特點從功能上

從電路結構上任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件二、邏輯功能的描述組合邏輯

電路組合邏輯電路的框圖4.2

組合邏輯電路的分析方法4.3組合邏輯電路的設計方法一、邏輯抽象分析因果關系，確定輸入/輸出變量定義邏輯狀態的含意（賦值）列出真值表二、寫出函數式三、選定器件類型四、根據所選器件：對邏輯式化簡（用門）

變換（用MSI）

或進行相應的描述（PLD）五、畫出邏輯電路圖，或下載到PLD六、設計驗證

七、工藝設計設計舉例：設計一個監視交通信號燈狀態的邏輯電路如果信號燈出現故障，Z為1RAGZ設計舉例：1.抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：

故障信號（Z）2.寫出邏輯表達式輸入變量輸出RAGZ00010010010001111000101111011111設計舉例：3.選用小規模SSI器件4.化簡5.畫出邏輯圖4.4若干常用組合邏輯電路4.4.1編碼器編碼：將輸入的每個高/低電平信號變成一個對應的二進制代碼普通編碼器優先編碼器一、普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器輸

入輸

出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關項化簡，得：二、優先編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優先權最高的一個進行編碼。例：8線-3線優先編碼器（設I7優先權最高…I0優先權最低）輸

入輸

出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000實例：

74HC148低電平選通信號選通信號附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸

入輸

出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態11不工作01工作，但無輸入10工作，且有輸入00不可能出現附加輸出信號的狀態及含意三、二-十進制優先編碼器將

編成0110~1110

的優先權最高，

最低輸入的低電平信號變成一個對應的十進制的編碼4.4.2譯碼器譯碼：將每個輸入的二進制代碼譯成對應的輸出高、低電平信號。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等一、二進制譯碼器例：3線—8線譯碼器輸

入輸

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表

邏輯表達式：用電路進行實現

用二極管與門陣列組成的3線－8線譯碼器

集成譯碼器實例：74HC138低電平輸出附加控制端74HC138的功能表：輸

入輸

出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111二、二—十進制譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號 BCD碼以外的偽碼，輸出均無低電平信號產生例：74HC42三、顯示譯碼器1.七段字符顯示器

如：2.BCD七段字符顯示譯碼器

（代碼轉換器）7448輸

入輸

出數字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表

卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號：（1）燈測試輸入

當

時，Ya~Yg全部置為17448的附加控制信號：（2）滅零輸入當

時，

時，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：

無論輸入狀態是什么，數碼管熄滅輸出信號，稱滅零輸出端：

只有當輸入

，且滅零輸入信號

時，

才給出低電平

因此

表示譯碼器將本來應該顯示的零熄滅了

例：利用

和

的配合，實現多位顯示系統的滅零控制

整數部分：最高位是0，而且滅掉以后，輸出

作為次高位的

輸入信號小數部分：最低位是0，而且滅掉以后，輸出

作為次低位的

輸入信號4.4.3數據選擇器一、二選一數據選擇器SELABY00000011010001111000101011011111A1A0Y11XX0000D10001D11010D12011D13二、“雙四選一”，74HC153

分析其中的一個“四選一”4.4.4加法器一、1位加法器1.半加器，不考慮來自低位的進位，將兩個1位的二進制數相加輸

入輸

出ABSCO00000110101011012.全加器：將兩個1位二進制數及來自低位的進位相加

輸

入輸

出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行進位加法器優點：簡單缺點：慢2.超前進位加法器基本原理：加到第i位的進位輸入信號是兩個加數第i位以前各位（0~j-1）的函數，可在相加前由A,B兩數確定。優點：快，每1位的和及最后的進位基本同時產生。

缺點：電路復雜。74LS283思考：已知X是3位二進制數（其值小于等于5），試實現Y=3X并用7段數碼管進行顯示?Y=3X？D2D1D04.4.5數值比較器用來比較兩個二進制數的數值大小一、1位數值比較器A,B比較有三種可能結果二、多位數值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：2.集成電路CC14585實現4位二進制數的比較4.5層次化和模塊化的設計方法層次化自頂向下

自底向上模塊化將經過設計和驗證的邏輯電路封裝模塊，反復使用例4.5.1

用兩片8線-3線優先編碼器 16線-4線優先編碼器其中，

的優先權最高···狀態11不工作01工作，但無輸入10工作，且有輸入00不可能出現第一片為高優先權只有(1)無編碼輸入時，(2)才允許工作第(1)片

時表示對

的編碼低3位輸出應是兩片的輸出的“或”利用附加控制端進行擴展例：

用74HC138（3線—8線譯碼器）4線—16線譯碼器例4.5.2D3=1D3=0例4.5.3用兩片74HC85組成一個8位數值比較器例4.5.4用4選1數據選擇器實現例4.3.1交通信號燈監視電路4.6可編程邏輯器件

（PLD,ProgrammableLogicDevice）一、概述1.數字集成電路從功能上有分為通用型、專用型兩大類GeneralICs——通用型Application-SpecificICs——專用型2.PLD的特點：是一種按通用器件來生產，但邏輯功能是由用戶通過對器件編程來設定的數字系統二、PLD的發展和分類

PROM是最早的PLDFPLA現場可編程邏輯陣列PAL可編程邏輯陣列GAL通用陣列邏輯EPLD可擦除的可編程邏輯器件CPLD復雜的可編程邏輯器件FPGA現場可編程門陣列FieldProgrammableLogicArrayGeneralEraseComplexDevice三、LSI中用的邏輯圖符號四、

FPLA組合電路和時序電路結構的通用形式A0~AnD0Dm