計算機組成原理復(fù)習(xí)提綱

第2章

I、數(shù)的機器碼表示：原碼、反碼、補碼；

2、原碼、反碼、補碼的表示范圍

3、定點補碼的加減運算及溢出判定方法（雙符號一變形補碼）；

4、串行進位與先行進位；

5、無符號陣列乘法與陣列除法的基本概念；

6、浮點數(shù)的加減運算與乘除運算；

7、通信數(shù)據(jù)的奇校驗與偶校驗；

8、BCD碼的概念；

9、流水線的基本概念。

第3章

1、存儲器的三級結(jié)構(gòu)；

2、半導(dǎo)體存儲器的分類與特點；

3、靜態(tài)隨機存儲器SRAM與動態(tài)隨機存儲器DRAM的特點；

4、動態(tài)存儲器的刷新方式；

5、只讀存儲器ROM、EPROM>EEPROM；

6、存儲器與CPU的連接方法?一位擴展與字擴展（容量擴展）；

7、Cache的基本概念；

8、主存到Cache的三種映射方式：直接映射、全相聯(lián)映射與組相聯(lián)映射；

9、按映射方式進行的主存地址分段；

10、全相聯(lián)與組相聯(lián)映射的三種的替換策略；

11、保證Cache■主存數(shù)據(jù)一致的三種寫回方法。

第4章

1、指令的基本格式-操作碼+操作數(shù)；

2、指令的尋址方式：立即尋址、直接尋址、寄存器尋址、寄存器間接尋址；

3、CISC與RISC的特點比較。

第5章

1、CPU的組成與工作原理；

2、CPU中典型寄存器的功能與特點：PC、AR、IR、PSW

3、運算器、操作控制器與時序三者之間的關(guān)系；

4、指令周期、機器周期（CPU周期）和時鐘周期三者之間的關(guān)系；

5、操作控制器的三種類型：微程序控制器、硬布線控制器和混合型控制器；

6、微程序控制器的工作原理；

7、微程序控制器組成一控制存儲器、微指令寄存器與地址轉(zhuǎn)移邏輯；

8、微命令、微指令、微程序、微地址及控制存儲器的基本概念；

9、水平型微指令與垂直型微指令的優(yōu)缺點；

10、微指令字段的組成：操作控制字段、狀態(tài)測試字段、下微地址字段；

11、機器指令與微指令的關(guān)系；

12、機器指令的微指令流程圖（含取指周期與執(zhí)行周期）的繪制與微命令標注；

13、由給出的數(shù)據(jù)通路和具體的一條機器指令繪制其微指令流程圖并標注微命令；

14、硬布線控制器的輸入包括的三大類信號：指令譯碼器輸出、狀態(tài)反饋和時序信號。

第6章

一般性了解總線的基本概念。

第8章

了解輸入輸出系統(tǒng)數(shù)據(jù)交換的四種典型方式和特點：程序查詢、程序中斷、DMA方式、I/O

處理機方式。

概念

CPUALU運算器數(shù)據(jù)字節(jié)字

字長地址存儲器硬件軟件總線

控制器輸入設(shè)備輸出設(shè)備應(yīng)用軟件

系統(tǒng)軟件操作系統(tǒng)編譯程序解釋程序

數(shù)據(jù)庫管理系統(tǒng)原碼補碼反碼階碼尾數(shù)機器零校驗碼

糾錯碼檢錯碼定點數(shù)浮點數(shù)BCD碼RAMROM

SRAMDRAM單譯碼雙譯碼刷新刷新周期死時間集

中式刷新分散式刷新異步式刷新高速緩沖存儲器（CACHE）虛擬存

儲器頁式管理段式管理段頁式管理程序訪問的局部性LRU

FIFO物理地址（實地址）邏輯地址（虛地址）指令指令系統(tǒng)指令操作

碼定長指令變長指令尋址方式指令周期機器周期時鐘周期IRPC

PSW數(shù)據(jù)通路指令流程圖同步控制方式異步控制方式聯(lián)合控

制方式微命令微操作微指令微程序控制存儲器水平型微

指令垂直型微指令內(nèi)部總線系統(tǒng)總線單總線結(jié)構(gòu)雙總線結(jié)構(gòu)三

總線結(jié)構(gòu)串行傳送并行傳送圖形圖象象素分辨率灰度級存

儲密度存儲容量平均定位時間定位時間找道時間等待時間數(shù)據(jù)傳

輸速率接口程序直接控制程序中斷控制方式DMA方式通道方

式中斷內(nèi)中斷外中斷通道字節(jié)多路通道選擇通道

成組多路通道

選擇題練習(xí)

1、若浮點數(shù)川補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是

A.階符與數(shù)符相同為規(guī)格化數(shù)

B.階符與數(shù)符相異為規(guī)格化數(shù)

C.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)

D.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)

2、16位字長的定點數(shù)，采用2的補碼形式表示時，所能表示的整數(shù)范圍是_A—。

A.-2,5~+(215-1)B.-(2,5-1)~+(215-1)

C.-(2,5+1)-+215D.-215~+215

3、容量是128M*32的內(nèi)存，若以字節(jié)編址，至少需要—B_根地址線。

A.16B.29C.27D.32

4、某計算機字長16位，它的存貯容量是64KB,若按字編址，那么它的尋址范圍是_B_。

A、0-64KB、。?32KC、0-64KBD、0?32KB

5、主存貯器和CPU之間增加cache的目的是—B—。

A.擴大主存貯器的容量

B.解決CPU和主存之間的速度匹配問題

C.獷大CPU中通用寄存器的數(shù)量

D.既擴大主存的容量，又擴大CPU通用寄存器的數(shù)量

6、以某個寄存器的內(nèi)容為操作數(shù)地址的尋址方式稱為_D_尋址。

A.直接B.間接C.寄存器直接D.寄存器間接

7、在cache的映射方式中不需要替換策略的是—B—。

A.全相聯(lián)映射方式

B,直接映射方式

C.組相聯(lián)映射方式

8、在CPU中跟蹤指令后繼地址的寄存器是—B—o

A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器

9、.微程序控制器中，機器指令與微指令的關(guān)系是_B_。

A.每一條機器指令由一條微指令來執(zhí)行

B.每一條機器指令由一段微程序來解釋執(zhí)行

C.每?段機器指令組成的程序可由?條微指令來執(zhí)行

D.每一條微指令由機器指令來解釋執(zhí)行

10、微程序控制存儲器容量為128X36位，測試條件有4個，微指令采用水平格式，則對應(yīng)的3個字

段長度分配是一C

A.控制字段29位,測試字段2位，微地址字段5位

B.控制字段26位，測試字段4位，微地址字段6位

C.控制字段25位，測試字段4位，微地址字段7位

D.控制字段26位，測試字段2位，微地址字段8位

11、SRAM芯片，存儲容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為—D—。

A64,16B16.64C64,8D16,16。

12、四片74181ALU和一片74I82CLA器件相配合，具有如下進位傳送功能—B—。

A.行波進位，組內(nèi)先行進位，組間先行進位

C.組內(nèi)先行進位，組間行波進位D.組內(nèi)行波進位，組間先行進位

13、以下四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳

輸率最高的是B_。

A.DRAMB.SRAMC.閃速存儲器D.EPROM

14、相聯(lián)存儲器是按_C_進行尋址的存儲器。

A.地址指定方式B.堆棧存取方式

C.內(nèi)容指定方式Do地址指定與堆棧存取方式結(jié)合

15、操作控制器的功能是_D_。

A.產(chǎn)生時序信號B.從主存取出一條指令C.完成指令操作的譯嗎

D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令

16、以下四種類型指令中，執(zhí)行時間最長的是

A.RR型指令B.RS型指令CSS型指令D.程序控制指令

17、在多級存儲體系中，"cache—主存”結(jié)構(gòu)的作用是解決_D__的問題。

A.主存容量不足B.主存與輔存速度不匹配

C.輔存與CPU速度不匹配D.主存與CPU速度不匹配

18、采用虛擬存貯器的主要目的是_B—。

A.提高主存貯器的存取速度

B.擴大主存貯器的存貯空間，并能進行自動管理和調(diào)度

C.提高外存貯器的存取速度

D.擴大外存貯器的存貯空間

19、程序控制類指令的功能是―D—<,

A.進行算術(shù)運算和邏輯運算B.進行主存與CPU之間的數(shù)據(jù)傳送

C.進行CPU和I/O設(shè)備才間的數(shù)據(jù)傳送D.改變程片執(zhí)行的順序

20由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用—B

來規(guī)定。

A.主存中讀取一個指令字的最短時間B.主存中讀取一個數(shù)據(jù)字的最長時間

C.主存中寫入一個數(shù)據(jù)字的平均時間D.主存中取一個數(shù)據(jù)字的平均時間

21、某機字長32位，其中1位符號位，31位表示尾數(shù).若用定點整數(shù)表示，則最大正整數(shù)是—A—.

A.+(2：n-l)B.+(230-1)C.+2"D.+232

22、在定點運算器中，無論采用雙符號位還是單符號位，必須有,它一般用_C_來實現(xiàn)。

A.譯碼電路與非門B.編碼電路或非門

C.溢出判斷電路異或門D.移位電路與或非門

23、雙端口存儲器所以能高速進行讀寫，是因為采用—B—o

A.高速芯片B.兩套相互獨立的讀寫電路

C.流水技術(shù)D.新型器件

24、某計算機字長32位，其存儲容量為4MB,若按字編址，它的尋址范圍是_

A.O-IMB.0-4MBC.0-4MD.0-IMB

25、寄存器間接尋址方式中，操作數(shù)處在_B_。

A.通用寄存器B.主存單元C.程序計數(shù)器D.堆棧

26、存貯單元是指—B—。

A.存放一個二進制信息位的存貯元B.存放一個機器字的所有存貯元集合

C.存放一個字節(jié)的所有存貯元集合D.存放兩個字節(jié)的所有存貯元集合

27、計算機字長16位，它的存貯容量是64KB,若按字編址，那么它的尋址范圍是—B_。

A.0-64KB.0~32KC.0-64KBD.0~32KB

28、對于對某個寄存器中操作數(shù)的尋址方式稱為_C_尋址。

A.直接B.間接C寄存器D.寄存器間接

29、沒有外存貯器的計算機監(jiān)控程序可以存放在_Bo

ARAMBROMCRAM和ROMDCPU

30、定點二進制運算其中，減法運算一般通過—D一來實現(xiàn)

A原碼運算的二進制減法器B補碼運算的二進制減法器

C補碼運算的十進制加法器D補碼運算的二進制加法器

31、在虛擬存貯器中，當程序正在執(zhí)行時，由—D—完成地址映射。

A程序員B編譯器C裝入程序D操作系統(tǒng)

32、指令系統(tǒng)中采用不同尋址方式的目的主要是—B—o

A實現(xiàn)存貯程序和程序控制B縮短指令長度，擴大尋址空間，提高編程靈活性

C可以直接訪問外存D提供擴展操作碼的可能并降低指令譯碼難度

33、用16位字長（其中一位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是

A.0W|N|B.0W|N|忘1-2小

C.0S|N|W1-2,心D.0W|N|S1

34、運算器雖有許多部件組成，但核心部件是_B—。

A.數(shù)據(jù)總線B.算術(shù)邏輯運算單元C.多路開關(guān)D.累加寄存器

35、為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_Co

A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址

B.用微程序計數(shù)器UPC來產(chǎn)生后繼微指令地址

C.通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址

D.通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址

36、單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，

另一個數(shù)常需采用_C__。

A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式

37、某DRAM芯片，其存儲容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_,

A8,512B512,8C18,8D19,8

38、在機器數(shù)_B中，零的表示是唯一的。

A原碼B補碼C移碼D反碼

39、微程序控制器中，機器指令與微指令的關(guān)系是_B__。

A每一條機器指令由一條微指令來執(zhí)行；

B每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行；

C一段機器指令組成的程序可由一條微指令來執(zhí)行；

D一條微指令由若干條機器指令組成；

40、32位字長（其中1位符號位）表示定點小數(shù)是，所能表示的數(shù)值范圍是B一

A[0,1-2儂]B[0,1-2咒C[0,1-2加]D[0,1]

41、CPU中跟蹤指令后繼地址的寄存器是B

A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器

填空題練習(xí)

I、真值為一1O11UU則它的原碼為11011011,反碼為10100100

補碼為10100101,移碼為001001010

2、微程序控制器主要由控制存儲器，微指令寄存器和—地址轉(zhuǎn)移邏輯三大部分

組成。

3、流水線CPU存在的主要問題是相關(guān)沖突，主要包括數(shù)據(jù)相關(guān)、

資源相關(guān)、和控制相關(guān)

4、Cache的地址映射方式有全式聯(lián)映射、組相聯(lián)映射

和直接映射方式,

5、128K*8的DRAM芯片內(nèi)部采用行列相等的雙譯碼結(jié)構(gòu)，則共有1024行和

1024歹U，若單元刷新間隔不超過2mm,采用異步刷新方式，則刷新信號的間隔是

So

6、虛擬存貯器通常由主存和」血兩級存貯系統(tǒng)組成。為了在一臺特定的機器上執(zhí)行程序，必須

杷.

程序的邏輯地址映射到這臺機器主存貯器的物理地址空間上,這個過程稱為地址映射。

7、并行處理技術(shù)已經(jīng)成為計算機技術(shù)發(fā)展的主流。從原理上概括，主要有三種形式：

時間并行、空間并行和時間加空間并行。

8、操作控制器依據(jù)指令操作碼譯碼器的輸出信號、執(zhí)行部件的反饋信號

和時序產(chǎn)生器的時序信號來產(chǎn)生控制命令信號的。

9、指令的尋指方式有順序?qū)ぶ负吞S尋指兩種。

10、為了兼顧速度、容量和價格的要求，計算機存儲體系一般由高速緩沖存儲器、

主存和一存組成三級存儲系統(tǒng)。

11、硬布線控制器的基本思想是:某一微操作控制信號是指令操作碼譯碼輸出.

—執(zhí)行部件一信號和時序產(chǎn)生.器的時序信號的邏輯函數(shù).

12、CPU周期也稱為一機器周期」一個CPU周期包含若干個一時鐘周期任何一條指令的指令周期至

少需要_2_個CPU周期。

13、移碼表示法主要用于表示浮點一數(shù)的階碼，以利于比較兩個一浮點數(shù)一的大小和

「移位一操作。

14、微程序設(shè)計技術(shù)是利用—軟件一方法設(shè)計—計算機硬件—的一門技術(shù)。具有規(guī)整性、可維護

性、一靈活性一等一系列優(yōu)點。

15、廣泛使用的_SRAM_和_DRAM_都是半導(dǎo)體隨機讀寫存儲器。前者的速度比后者快，

但一集成度.不如后者高。

16、形成指令地址的方式，稱為一指令建起一方式，有一順序—尋址和—跳躍—尋址。

17、CPU從一主存.取出一條指令并執(zhí)行這條指令的時間和稱為一指令周期一。由于各種指

令的操作功能不同，各種指令的指令周期是—長短也不同一。

18、一個定點數(shù)由一符號一和一數(shù)值一兩部分組成。根據(jù)小數(shù)點位置不同，定點數(shù)有_純小數(shù)一

和純整數(shù)之分。

19、總線是構(gòu)成計算機系統(tǒng)的一公共數(shù)據(jù)通路」是多個一部件一之間進行數(shù)據(jù)傳送的

—公共—通道

20、主存與cache的地址映射有、、______三種方式。其中組相連

方式適度地兼顧了前二者的優(yōu)點，又盡量避免其缺點，從靈活性、命中率、硬件投資來

說較為理想。

21、并行處理技術(shù)已成為計算計技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個步驟和階段。

概括起來，主要有三種形式并行；并行；并行。

22、Cache是一種一高速緩沖_存儲器，是為了解決CPU和中存方間一速度一不兀配而采用

的一項重要硬件技術(shù)。

23、設(shè)D為指令中的形式地址，［為基址寄存器，PC為程序計數(shù)器。若有效地址E=(PC)

+D,則為一相對一尋址方式；若￡=(I)+D,則為一基址—；若為相對間接尋址

方式，則有效地址為_E二({PC}+D)o

24、在進行浮點加減法運算時，需要完成一對階—、尾數(shù)求和、—結(jié)果規(guī)格化—、合入處理和一溢

出判斷一等步驟。

25、動態(tài)半導(dǎo)體存貯器的刷新一般有.一集中式—、—分散—和一異步—三種方式。

26、CPU中至少有如下六類寄存器—指令一寄存器，―程序—計數(shù)器，—地址—寄存器，通用寄存

器，狀態(tài)條件寄存器，緩沖寄存器。

27、CPU從取出一條指令并執(zhí)行這條指令的時間和稱為。由于各種指令的操作功能不同，各

種指令的時間和是不同的，但在流水線CPU中要力求做到。

28、在II算機系統(tǒng)中，CPU對外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有—DMA—方式，

_通道一方式，和_外圍處理機—方式。

29、微程序控制器主要由______、、三大部分組成。

30、CPU中，保存當前正在執(zhí)行的指令的寄存器為—指令寄存器—，保存當前正在執(zhí)行的指令的地址

的寄存器為—程序計數(shù)器—，保存CPI訪存地址的寄存器為—地址寄存器—O

31、{(26)16v(63)i6}?(135)x的值是(3AH)o

32、正數(shù)補碼算術(shù)移位時，符號位不變，空位補_0__。負數(shù)補碼算術(shù)左移時，符號位不變，低位補_0

負數(shù)補碼算術(shù)右移時，符號位不變，高位補低位舍去。

33、并行處理技術(shù)已經(jīng)成為計算機技術(shù)發(fā)展的主流。從原理上概括，主要有三種形式：并行，—

并行，并行。

一、定點數(shù)計算

1、已知X=—0.1110和丫=00101,用變形補碼計算X+Y和X—Y,同時根據(jù)運算結(jié)果判斷計算

結(jié)果是正常、上溢出或下溢出。

解：［X］?b=l1.0010［Y］補=00.0101［—Y］補=11.1011

［X+Y］補=［X］補+［Y］補=11.0010+00.0101

11.0010

+00.0101

11.0111

運算結(jié)果符號為11,所以結(jié)果正常。［X+Y］補=11.0111,所以X+Y=-0.1001.

［X—Y］補=［X］補+［—Y］補=11.0010+11.1011

11.0010

+11.1011

10.1101

運算結(jié)果符號為10,所以產(chǎn)生下溢出。

2、設(shè)x=—93,y=55,均采用8位二進制補碼表示（含I位符號位），按機器補碼加減法規(guī)則計算x+y

和x-y,并根據(jù)單符號法判斷計算結(jié)果是正常、上溢出或下溢出，對正常結(jié)果還原成十進制數(shù)真值。

解：［X］補=10100011［Y］補=00110111［—Y］補=11001001

［X+Y］補=［X］補+［Y］補=10100011+00110111

10100011

+00110111

11011010

CF=0,CN=0,V=CF?CN=0,所以沒有溢出。［X+Y］補=11011010,,X+Y=—0100110

X+Y=—38.

［X—丫］補=［用補+［—Y］補=10100011+11001001

10100011

+110()1001

0II01KX)

CF=O,CN=LV=CF?CN=1,所以產(chǎn)生下溢出。

二、1）已知一個數(shù)的真值，原碼，反碼或補碼，寫出其余的值及補碼的奇校驗位。

真值原碼反碼補碼補碼的奇校驗位（一

位）

0.11001

1.01110

1.11101

97/128

1000000

解:

真值原碼反碼補碼補碼的奇校驗位（-

位）

0.110010.110010.110010.110010

-0.1()(X)11.100011.011101.011110

-0.001111.001111.110001.110011

97/1280.1100010.1100010.1100010

-1000000無無10000000

2）請根據(jù)表中給出數(shù)據(jù)的真值，或原碼、反碼、補碼（8位）等，填寫其余的數(shù)據(jù)。

真值原碼反碼補碼補碼的十六進制表示

00111001

E79H

10111111

10011111

-23/32

解:

真值原碼反碼補碼補碼的十六進制表示

00111001(XJI11001(XJIIIOOI(XJ11100139H

-001100110011(X)111101000111(X)111E7H

T10000()11K)OO(X)100111111010000()A0H

—(X)l1100100111(X)111(X)011II100KX)E4H

■29/321.1011100101000111.010010()14aH

三、簡答題

1、移碼和補碼的關(guān)系是怎樣的？（范圍一樣，符號位相反）

2、指令中操作數(shù)所在的位置有咖些？（1、指令中：立即數(shù)尋址，2、寄存器中：寄存器尋址，3、存儲器

中：其它尋址方式）

3、定點運算溢出的判斷方法有哪些？分別是怎么判斷的？（單符號、雙符號判斷法）

4、存取時間、存儲周期、存取屐期各是什么？

5、DRAM刷新方式有哪些？什么是刷新周期？（集中式，分散式）

6、CPU中PC、IR、AR、DR、PSW各是什么部件，其作用是什么？

7、程序查詢方式、程序中斷方式、DMA方式、通道方式哪些方式的CPU能夠和外部設(shè)備并行」.作？

8、程序中斷方式和DMA方式中，CPU在響應(yīng)時間上有什么差異？（中斷響應(yīng)必須在一條指令執(zhí)行完后，

DMA可以在指令執(zhí)行中響應(yīng)）

9、在微命令編碼中，同一段中微命令相互間有什么要求？（必須是互斥的）

10、流水線中通常有哪幾種沖突？怎么解決？（資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)）

IL什么是DMA方式？它是在什么部件間實現(xiàn)傳送？

12、通道分哪幾類，各適用哪些外部設(shè)備？

13、水平型微指令和垂直型微指令性特點是什么？

14、存儲器擴展有哪幾種方式？連接上有什么特點？（位數(shù)擴展、字存儲單元擴展、字向和位向同時擴展）

15、主存與CACHE的地址映射方式有哪幾種？哪種方式不用替換策略？（直接映射、全相聯(lián)映射、組相

聯(lián)映射）

16、標量流水線和超標量流水線有什么區(qū)別？

17、一個10位二進制數(shù)補碼，用6個1和4個0表示時，其最大值和最小值分別是多少？

（0111111000（504）、100011111（-481））

18、某微機的CPU主頻為100MHz,CPU時鐘周期是多少？（10ns）指令執(zhí)行速度為0.5MIPS,則該

機的平均指令周期是多少？（2u。

19、設(shè)字長和指令長度均為30若指令系統(tǒng)可完成180操作，且具有5尋址方式，則在保證最大范圍內(nèi)

直接尋址的前提下，指令字中操作碼占多少位，直接尋址的最大范圍是多少？（8位，512K）

20、設(shè)計算機的存儲器為128Kxi6位，cache容量為1KW（KW,千字），每塊16字。cache字地址

有多少位？（10位）cache中可裝入多少塊數(shù)據(jù)。（64塊）

14、存儲器擴展有哪幾種方式？連接上有什么特點？（位數(shù)擴展、字存儲單元擴展、字向和位向同時擴展）

15、主存與CACHE的地址映射方式有哪幾種？哪種方式不用替換策略？（直接映射、全相聯(lián)映射、組相

聯(lián)映射）

16、標量流水線和超標量流水線芍什么區(qū)別？

17、一個10位二進制數(shù)補碼，用6個1和4個0表示時，其最大值和最小值分別是多少？

（0111111000（504）、100011111（-481））

18、某微機的CPU主頻為100MHz,CPU時鐘周期是多少?（10ns）

指令執(zhí)行速度為0.5MIPS,則該機的平均指令周期是多少？（2us）

19、設(shè)字長和指令長度均為30若指令系統(tǒng)可完成180操作，且具有5尋址方式，則在保證最大范

圍內(nèi)直接尋址的前提下，指令字中操作碼占多少位，直接尋址的最大范圍是多少？（8位，512K）

20、設(shè)計算機的存儲器為128Kxi6位，cache容量為1KW（KW,千字），每塊16字。cache字地

址有多少位？（10位）cache中可裝入多少塊數(shù)據(jù)。（64塊）

21、64Kxi位雙譯碼結(jié)構(gòu)存儲芯片的存儲體陣列的行數(shù)和列數(shù)是多少？（256,256）。若使用的存

儲芯片為動態(tài)RAM,設(shè)該存儲器的刷新一行的時間是0.5〃s,該存儲器的在一個刷新周期中實際刷新

時訶是多少？（256是。5=128尬）。刷新周期為8MS,采用分散式刷新時每間隔多少時間刷新一行？

（8/256*1000=312//S）

四、CACHE存儲器映射：

1、某計算機主存4MB,分成4096塊。Cache32KB，分成和主存同樣大小的塊，地址映像采用直接映

像方式，見下圖。求：（1）Cache有多少塊？塊號為多少位？（2）Cache的塊內(nèi)地址為多少位？（3）

設(shè)Cache中的主存標記如圖所示，當CPU送出地址為3F844FH時，能否在Cache命中？若送出地址

為（X）OOOOH時，能否在Cache中命中？上述兩個地址若不在Cache中，應(yīng)映射到Cache中的哪一塊？

解：1)塊大小：4MB/4096塊=1KB

cache的塊數(shù)為：32KB/1KB=32塊，cache的塊地址位數(shù)：5(32=2$)

2)cache的塊內(nèi)地址位數(shù)：10位(1K=210)

主存地址：

標志(7)行號(5)塊內(nèi)地址(10)

cache的地址：

行號(5)塊內(nèi)地址(10)

3）3F844FH=1111111000010001001111=1111111000010001001111（因為cache中第00001塊

的標記為所以能在cache中命中）

00D000H=0000000000000000000000=0000000000000000000000（因為cache中第00000塊

的標記為1101000,不是000000,所以不能cache中命中）

3F844FH應(yīng)映射到cache中的00001塊；000000H應(yīng)映射到cache中的00000塊

2、假設(shè)主存容量16Mx32位，cache容量64Kx32位，主存與cache每塊以128X8位的大小傳送數(shù)

據(jù)，要求：1)確定直接映射的有關(guān)參數(shù)，2)并畫出主存地址的分段格式，3)指出16進制池址為

9A078CH的內(nèi)存單元映射到cache的第幾行，標記為多少。

答案：

1)主存的塊數(shù)224/27=2。塊，主存的塊號位數(shù)s:17

Cache的行數(shù)2,6/27=29行，Cache的行號位數(shù)r=9

塊內(nèi)容量128=27塊內(nèi)地址位數(shù)w=7

標記位數(shù)tag=s-r=17-9=8位

2)主存分段格式

S—R=8R=9W=7

標記CACHE行號塊內(nèi)地址

3）展開9A078CH=100110100000011110001100

=100110100000011110001100

所以9A078CH映射到CACHE的000001111行，標記為10011011

（CACHE的0000011110001100單元）

五、如圖所示，雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，圖中IR為指令寄存器，PC為程序計數(shù)器，M為

存儲器，AR為地址寄存器，A總線與個寄存器的輸入相聯(lián)，B總線與寄存器的輸出總線相聯(lián),

請畫出以下指令的周期流程圖，并標出每個微操作信號序列。

(1)存數(shù)指令，STARI,(R2)；含義是將寄存器R1的內(nèi)容傳送到以R2內(nèi)容為地址的

主存單元中去；

(2)取數(shù)指令，LDA(R3),R0;含義是將(R3)為地址主存單元的內(nèi)容取到寄存器中

R0;

(3)加法指令，ADD(RI),R3;含義是將R1間址的存儲單元與R3相力口，結(jié)果再送到

R3.

A總線

B總線

解：(1)STARI,(R2)

PCO,G,AR

取指

R/W=R

DRO,G,