1

存儲器系統25.1

概述能夠保存一位二進制信息的具有記憶功能的單元電路叫一個存儲元，比如一個電容就可以是一個存儲元；8個存儲元構成一個存儲單元，可以保存一個字節的二進制信息；許多存儲單元構成了存儲器；存儲器有兩種基本操作：讀操作和寫操作；3一、存儲器的分類按存儲器的系統結構劃分：主存儲器(內存、主存）輔助存儲器（外存)高速緩沖存儲器cache按存儲介質分類半導體存儲器---用半導體器件組成的存儲器稱為半導體存儲器。如晶體管－晶體管邏輯組成的TTL存儲器、MOS六管存儲器等；磁性材料存儲器：磁盤、磁帶；光盤等；4半導體存儲器分類隨機存儲器：雙極型半導體RAM，是以晶體管觸發器作為基本存儲電路，TTL電路；高速，功耗大、集成度低，成本高；MOS型RAM（MetalOxideSemiconductor)低速，功耗低、成本低、集成度高；靜態SRAM是以雙穩態觸發器作為存儲元動態DRAM是用電容存儲信息，需要刷新；只讀存儲器ROM掩膜式ROM可編程式PROM可擦除可編程式EPROM電可擦除可編程式E2PROMbecGSD55.1.3存儲器芯片的主要技術指標1、存儲容量存儲容量＝存儲單元個數×每個存儲單元位數如：SRAM芯片6264，它的容量為8KB。它有8K個存儲單元，每個存儲單元存儲8位二進制信息。再如：DRAM芯片NMC41257的容量為256K×1，即它有256K個單元，每個單元存儲1位二進制信息;2、存取時間TA存取時間又稱存儲器訪問時間，即從啟動一次存儲器操作到完成該操作所需要的時間；如從發出讀操作到讀操作完成。63、存儲周期TC連續啟動兩次獨立的存儲器操作所需的最小時間間隔。存儲器在完成上一次操作后不能馬上啟動下一次存儲器操作，需要有一定的延遲時間。所以存儲周期大于存取時間。采用MOS工藝的存儲器，存取周期為幾十到幾百ns以下，雙極型RAM存取周期最快可達10ns以下。4、可靠性故障間隔平均時間MTBF約為5×106~1×108小時5、功耗低功耗器件可提高可靠性；75.2.1、靜態隨機存儲器SRAM保持信息寫操作讀操作六管靜態基本存儲電路—雙穩態觸發器T3T4T1T2T5T6VCCT7T8ABY地址選擇線I/OI/OX地址選擇線86264存儲芯片VccWECS2A8A9A11OEA10CS1D7D6D5D4D312345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GND13根地址信號線通常接系統地址總線的低13位；8根數據線，與系統數據總線相連；CS1，CS2兩根片選信號線；OE輸出允許信號；WE寫允許信號；9

tw

twcA0~A12D0~D7tDW

CS1CS2WESRAM6264寫操作時序圖10SRAM6264讀操作時序圖A0~A12CS1OED0~D7tOE

tCO

tRW

CS211根據地址線的根數，SRAM芯片分為：

根據數據線的根數，可以判斷芯片中一個存儲單元能保存多少位二進制信息；1113141516611662646212862256625122KB8KB16KB32KB64KB123.SRAM芯片的應用如何使用存儲器芯片，即如何實現它與系統的連接，關鍵的問題是如何安排芯片的地址范圍使其滿足用戶的要求；存儲器地址譯碼的方法：全地址譯碼方式部分地址譯碼方式13地址譯碼的方法全地址譯碼方式使用CPU系統提供的全部地址總線；即所有的高位地址線譯碼輸出作為片選信號，低位地址信號線與存儲芯片的地址線一一相連。這樣，每個存儲單元在整個內存空間中具有唯一的一個地址；對于6264芯片，用CPU系統中低13位地址信號（A0~A12）決定6264芯片中每個存儲單元的地址，用高7（A13~A19）位地址信號決定芯片在整個內存中的地址邊界。14全地址譯碼方式A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH8088系統BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1315全地址譯碼方式D0~D7D0~D7A0A0A12A12MEMWWEMEMRCS2+5VOE&≥1A19A18A17A16A15A14A13CS1Y7G1G2BG2ACBASRAM6264A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH138譯碼器若Y7=0，必需使：CBA=111G2A=0G2B=0G1=1&16部分地址譯碼方式僅僅使用系統地址總線的一部分，通常是使用高位地址總線的一部分進行譯碼輸出作為片選信號，而低位地址信號線與存儲芯片的地址線一一相連。部分地址譯碼方式使地址出現重疊區；178088系統BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01X1X1110000000000000 ………1X1X1111111111111111AE000~AFFFFHBE000~BFFFFHEE000~EFFFFHFE000~FFFFFH18部分地址譯碼又分為：譯碼片選法：將高位地址線總線中的某根或某幾根譯碼輸出作為片選信號；線性片選法：將高位地址總線的1根直接連接到存儲芯片的片選信號端；特點：簡單，多片存儲芯片地址不連續，且有時重復。多用在芯片數目少的情況下。部分地址譯碼僅用于單片機系統和簡易微控系統；198088系統BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A1320例5-1用存儲器芯片SRAM6116構成一個4KB的存儲系統，要求其地址范圍在78000H~78FFFH之間；VccA8A9R/WOEA10CSD7D6D5D4D3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A001111000000000000000011110000111111111110111100010000000000001111000111111111111第一片第二片分析：6116 2K×8bits 由此得知：需要2片6116芯片；第一片的地址范圍為：78000H~787FFH第二片的地址范圍為：78800H~78FFFH地址展開：218088系統BUSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSA19&≥1&Y0Y1A14A18A17A16A15A13A12A11G1

G2B

G2A

LS138

C

B

A22單管動態存儲元數據線D字選線T1C動態存儲器是通過把電荷存儲到電容中來實現信息存儲的。單管MOS動態存儲電路的優點是線路簡單，單管占用面積小，集成度高，速度快；缺點是讀出是破壞性的，而且單元讀出信號較小，要求有高靈敏度的讀出放大器；另一個缺點是刷新。字選線（地址選擇線）位線D（數據線）分布電容C0存儲電容CT123典型芯片2164A12345678161514131211109NCDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A7位片式64KbitA0~A7地址輸入線，分時復用，16位地址分為兩次輸入，稱為行地址和列地址，它們被分別鎖存到芯片內部的鎖存器中；DIN和DOUT數據輸入、輸出線；WE寫允許信號線； RAS:行地址鎖存信號；CAS:列地址鎖存信號；24X地址譯碼Y地址譯碼0.00.255255.0255.255X0X255Y0Y255I/OA0A7A0A7

DINDout

DINDout25刷新將動態隨機存儲器的每一位信息讀出并寫入的過程。刷新的方法是使列地址信號無效，行地址有效，然后將這一行的信息讀出再寫入即刷新。每次送出不同的行地址就可以刷新不同行的存儲單元，將行地址循環一遍，則刷新了整個芯片的所有存儲單元。刷新時位線上的信息不會送出到數據總線上。DRAM要求每隔2~8ms刷新一次，它稱為刷新周期。26A0～A7A8～A15ABLS158SADDSELD0～D7LS245ABDREMEMRRAMADSELD0～D72164×8片RAS0CAS0A0～A7RAS0CAS0MEMWWEDRAM讀寫簡化電路示意圖DRAM在系統中的連接275.2.3存儲器的擴展使用多個芯片組成存儲系統：1、存儲容量的位擴展位擴展的電路連接方法：將每一個存儲芯片的地址信號線和控制線并聯地接到系統總線上，將他們的數據線分別引出連接至數據總線的不同位上；地址總線ABA7～A0A15～A8A7～A0A15～A8A7～A0A15～A8A7～A064KbD7WERASCASA7～A064KbD6WERASCASA7～A064KbD0WERASCASWERASCASD5D1數據總線DB64KB………MEMW行選列選用8個2164構成容量為64KB的存儲器282、存儲容量的字擴展字擴展的電路連接方法是：將每個芯片的地址信號、數據信號、和讀寫信號全部并聯在一起，只將片選信號分別引出到地址譯碼器的不同輸出端。CPU8088276427646264626427642764626462643:8CBAY7Y6Y5Y4Y3Y2Y1Y0G1G2AG2BAB19AB18AB17AB16IO/MAB15AB14AB13DB0…DB7AB0…AB12CSCSCSCSCSCSCSCSOEOEOEOEOEOEOEOEWRRDWRWRWRWR303、字位擴展構成一個容量為M×N位的存儲器，如果使用m×n的芯片，則需要的芯片數為：(M/m)×(N/n)例：用Intel2164構成容量為128KB的內存；64Kb×864Kb×8D0～D7A0～A15A16譯碼電路圖5-23字位擴展應用舉例示意圖5.3只讀存儲器可擦除可編程式EPROM電可擦除可編程式E2PROM閃存(FLASH)E2PROM，如28F040；EPROM的工作原理：一個存儲元由控制管T和浮置柵雪崩注入式MOS管Tf組成，稱為FAMOS管；VCCSD字線數據線TTfFamos一個典型的EPROM芯片276427系列的芯片：

2716273227642712827256275122764的引腳含義：A0~A12：13根地址線，8K個存儲單元；D0~D7：8根雙向數據線，EPROM寫入時：輸入； 正常操作時：輸出；CE：片選信號；OE：輸出允許信號；PGM：編程脈沖輸入；讀操作時PGM=1;VPP：編程電壓輸入端，12.5V、

15V、21V、25V；813CEOEVPPPGM33編程寫入標準編程：在VPP端加上50ms的負脈沖，就可將一個字節的數據寫入相應的地址單元中。快速編程：編程脈沖為100usCPU內部寄存器高速緩存CacheSRAM SSRAM內存DRAM SDRAM虛擬存儲（硬盤）微機存儲器的層次結構355.4

高速緩沖存儲器cache例：主頻為733MHz的PⅢ，一次指令執行時間為1.35ns，同時期的內存SDRAM存取時間為7ns；解決方法：在基本總線周期中插入等待周期采用快速SRAM在CPU與DRAM中插入小規模高速SRAM，即cache中央處理器Cache主存36Cache的工作原理基于：程序和數據訪問的局部性CPU提前成批讀入數據到cache90%以上的時間在CPU與cache間運行Cache的大小：是主存的1/128；如：64M的內存，cache應為512KB；命中率達90%以上；系統的平均存取速度:cache存取速度×命中率+RAM存取速度×(1－命中率)兩級cache結構：L1---集成在CPU內，8K~64KB；工作頻率與CPU相同；L2---放到CPU組件內，128K~2MB；