3.3.1

二進(jìn)制譯碼器3.3.2

二-十進(jìn)制譯碼器

3.3譯碼器返回結(jié)束放映11/9/20241復(fù)習(xí)全班有42名同學(xué)，需幾位二進(jìn)制代碼才能表示？為什么要用優(yōu)先編碼器？11/9/202423.3譯碼器

譯碼：編碼的逆過程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來。

譯碼器：實(shí)現(xiàn)譯碼功能的電路。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。二進(jìn)制代碼原來信息編碼對(duì)象編碼譯碼11/9/202433.3.1二進(jìn)制譯碼器

返回圖3-7三位二進(jìn)制譯碼器的方框圖輸入：二進(jìn)制代碼（N位），輸出：2N個(gè)，每個(gè)輸出僅包含一個(gè)最小項(xiàng)。輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個(gè)輸出端分別對(duì)應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進(jìn)制譯碼器稱為3線—8線譯碼器。11/9/202441.74LS138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門譯碼輸入端

S為控制端（又稱使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1

輸出端為便于理解功能而分析內(nèi)部電路仿真

11/9/20245表3-674LS138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作11/9/20246圖3-874LS138的邏輯符號(hào)低電平有效輸出三位二進(jìn)制代碼使能端11/9/2024774LS138的邏輯功能三個(gè)譯碼輸入端（又稱地址輸入端）A2、A1、A0，八個(gè)譯碼輸出端，以及三個(gè)控制端（又稱使能端）、、。、，是譯碼器的控制輸入端，當(dāng)=1、+=0(即=1,和均為0)時(shí)，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S311/9/20248當(dāng)譯碼器處于工作狀態(tài)時(shí)，每輸入一個(gè)二進(jìn)制代碼將使對(duì)應(yīng)的一個(gè)輸出端為低電平，而其它輸出端均為高電平。也可以說對(duì)應(yīng)的輸出端被“譯中”。

74LS138輸出端被“譯中”時(shí)為低電平，所以其邏輯符號(hào)中每個(gè)輸出端上方均有“—”符號(hào)。Y0~Y711/9/20249

2.應(yīng)用舉例

(1)功能擴(kuò)展(利用使能端實(shí)現(xiàn))

圖3-9用兩片74LS138譯碼器構(gòu)成4線—16線譯碼器A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作擴(kuò)展位控制使能端仿真

11/9/202410(2)實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C）

比較以上兩式可知，把3線—8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個(gè)輸出端Yi都與某一個(gè)最小項(xiàng)mi相對(duì)應(yīng)，加上適當(dāng)?shù)拈T電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。11/9/202411例3-4試用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)閯t11/9/202412

因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將、、、、經(jīng)一個(gè)與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實(shí)現(xiàn)組合邏輯函數(shù)。Y1Y３Y６

Y５Y７圖3-10例3-4電路圖仿真

11/9/2024133.3.2二-十進(jìn)制譯碼器

二—十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號(hào)。圖3-11二—十進(jìn)制譯碼