中央電大遠程開放教育網址:

Http://www.open.edu.cn

《計算機組成原理》主持教師

電子郵件：

hxx1@sina.com

xiaoxinhe@yahoo.com

購買教學實驗設備的通知

型號：TEC—8/16教學實驗計算機系統

實售價：2500元（組合邏輯方案）

生產者：清華同方教學儀器設備公司

地址：北京清華大學清華同方教學儀器

設備公司郵編：100084

聯系人：陳羽

電話（傳真）：(010)62785575

直播課堂內容

1.布置控制器教學實驗

2.布置內存擴展教學實驗

布置串行接口入出教學實驗

3.布置第四、五章作業

4.第四、五章教學內容輔導

1.控制器教學實驗

⑴教學實驗計算機介紹

有8位或16位兩種字長,

可以選組合邏輯的控制器、

或是微程序的控制器方案。

有監控程序、交叉匯編程序、

和PC仿真終端等軟件支持。

(2)教學實驗內容

實驗時以8位字長，組合邏輯

控制器方案來進行，把第三章作

業第18題的⑴、⑵、⑶、(5)

的設計在教學計算機上實現出來

并調試正確，用在你的程序中。

(3)教學實驗步驟

學懂已有指令的格式和執行步驟

參照已有設計，完成你的設計：

指令格式、功能、執行步驟

所用節拍與各控制信號

寫出邏輯表達式、寫到GAL20V8中

進行調試,并用在你設計的程序中

2.內存儲器教學實驗

(1)教學實驗計算機介紹

整機為8位字長，

組合邏輯控制器方案,

內存儲器為8位字長,

使用16位的地址，

按字節訪問。

(2)教學實驗內容

教學計算機已有8KB的ROM、

2KB的RAM內存空間，在此基礎上

再擴展出2KB的RAM存儲空間,

用LS6116(204808)靜態存儲

器芯片進行內存容量擴展。

(3)教學實驗步驟

學懂教學計算機內存儲器設計,

把新的一片LS6116芯片插到板上。

主要工作是接好該芯片的地址線，

數據線，片選和讀寫控制信號等。

對硬件進行調試,并在程序中使用

這片存儲區，檢查讀寫的正確性。

使用串行接口的教學實驗

⑴教學實驗計算機介紹

教學計算機上有串行接口，

8位并行與主機交換信息,

串行地和PC仿真終端通信,

用IN、OUT指令完成入出，

采用狀態查詢方式工作。

（2）教學實驗內容

在教學計算機已有監控程序，

串行口能正常運行，串行口的

端口地址:00（數據），01（狀態），

參照教材上已有的I/0程序例子,

設計用串口完成I/0操作的程序

(3)教學實驗步驟

學懂教材中使用串行接口的程序,

學習查詢串行口運行狀態的方法,

用狀態查詢方式使用IN、OUT指令。

寫出幾個小的完成輸入/輸出操作

功能的程序，具體內容自己確定。

第四章習題中的

第1題，第2題，第3題,

第6題，第12題，第13題,

第27題，第31題。

（8個作業題均必做）

第五章作業

第五章習題中的

第2題，第4題，第9題,

第14題，第15題，第19題

第27題，第29題。

（8個作業題均必做）

4.第四、五章內容輔導

第四、五兩章的教學內容

各占全部教學內容的20%,

涉及概念性的知識比較多,

原理性的內容一般理解即可;

實用性的知識較多，有些

線路或設備組成實例，勿背。

計算機硬件系統

控制器

第二單元入第一單元

出

高速緩存接

口

主存儲器和

總

外存設備線

第三單元第四單元

第四章內容概要

存儲器，三級連，局部、一致且包含

提速主體擴容量，緩存主存虛存

字位擴展、體交叉，完全直接組相

聯

段表、頁表和快表，盤帶陣列容錯

第四章多級結構的存儲器系

統

層次存曲器系統概述

主存儲器部件

三.高速緩存CACHE

四.虛擬存儲器部件

五.外存儲器設備

陣列技術與容錯

層次存儲器系統概述

1.概念與追求的目標

2.程序運行的局部性特性

3.各層存儲器所用介質其

特性

4.一致性、包含性

層次存儲器系統概述

用途：存儲器系統是計算機中

用于存儲程序和數據的部件O

對其要求是：

盡可能快的讀寫速度

盡可能大的存儲容量

盡可能低的成本費用

怎樣才能同時實現這些要求呢?

用多級結構的存儲器系統

把要用的程序和數據,

按其使用的急迫和頻繁程度，

分塊調入存儲容量不同、

運行速度不同的存儲器中，

并由硬軟件來統一管理與調度。

程序運行時的局部性原理

在一小段時間內，最近被訪問過

的程序和數據很可能再次被訪問

在空間上，這些被訪問的程序和

數據往往—集-中-W"在一小片'V?存?儲一—一區■

在訪問順序上，指令順序執行比

轉移執行的可能性大（大約5:1）

解決方案

選用生產與運行成本不同的、

存儲容量不同的、

讀寫速度不同的

多種存儲介質，組成一個

統一管理的存儲器系統。

解決方案

使每種介質都處于不同的地位,

起到不同的作用，充分發揮各

自在速度容量成本方面的優

勢，從而達到最優性能價格比,

以滿足使用要求。

1993年大型計算機的存儲器系統

存取速度存儲容量存儲成本

（美分/KB）

CPU10ns512B1800

緩存20~40ns128KB72

主存60^100ns512MB5.6

虛存10~20ms60~228GB0.23

后援2~20M512GB~2TB0.01

使CPU大部分時間訪問高速緩

存，速度最快；僅在從緩存中

讀不到數據時，才去讀主存，速

度略慢但容量更大；當從主存

中還讀不到數據時,才去批量讀

次在一決度福幄蟲胃切土就像

|J7l^rI—I、，

決了對速度、容量、成本的需求。

層次之間應滿足的原則

一致性原則:

處在不同層次存儲器中的

同一個信息應保持相同的值,

是保證正確地使用數據的

最基本的要求之一,必須滿足

包含性原則:

存儲在內層（靠近CPU）的信息

一定被包含在其外層的存儲介

質中，反之則不成立。即內層

存儲器中的全部信息，都是其

相鄰外層存儲器中一小部分信

息的復制品。

主存儲器的組成與設計

ABk位（給出地址）

DBn位（傳送數據）

Main

CPUMemory

READ

WRITE

READY

靜態和動態存儲器芯片特性

SRAMDRAM

存儲信息觸發器電容

破壞性讀出非是

需要刷新不要需要

送行列地址同時送分兩次送

靜態和動態存儲器芯片特性

SRAMDRAM

運行速度快

集成度低

發熱量大小

存儲成本高低

主存儲器的讀寫過程

數據寄存器讀過程：

給出地址

主存儲體給出片選與讀命令

/CSO保存讀出內容

寫過程：

/CS11/WE

給出地址

給出片選與數據

地址寄存器給出寫命令

靜態存儲器字、位擴展

高八位數據低八位數據

■■

2K*8bit2K*8bit

：Jt——

/WE

/CS1

?--------；_?—

高位地址譯碼地址總線低ii位

給出片選信號實現片內選單元

靜態存儲器字、位擴展

TEC-2機的存儲器的容量為

4096個字，為16位字長，

用2048*8的存儲器芯片

實現。為此，必須用兩個芯

實現由2048擴展容量到

4096個存儲單元（字擴展）

靜態存儲器字、位擴展

再用兩個芯片實現由8位擴展

長度到16位字長（位擴展）

要用4片芯片實現該存儲器

系統。

靜態存儲器字、位擴展

為訪問2048個存儲單元,

要用11位地址，把地址總

線的低11位地址送到每

個存儲器芯片的地址引腳；

對地址總線的高位進行譯碼,

譯碼信號送到各存儲器芯片

的/CS引腳,

靜態存儲器字、位擴展

用于選擇存儲器芯片，使不同

芯片分時運行。

還要向存儲器芯片提供讀寫控

制信號/WE,以區分讀寫，/WE

為高電平是讀操作，為低是寫操

作。

主存儲器的多體結構

為了提高計算機系統的工作

效率，需要提高主存儲器的讀

寫速度。為此可以實現多個能

夠獨立地執行讀寫的主存儲器

體，以便提高多個存儲體之間

并行讀寫的能力。

主存儲器的多體結構

多體結構同時適用于靜態和

動態的存儲器。考慮到程序運

行的局部性原理，多個存儲體

應按低位地址交叉編址的方式

加以組織。類似的也可按一體

多字的方式設計主存儲器部件。

數據總線

一體多字結構

數據總線

多體結構

動態存儲器

破壞性讀出：執行讀操作后,

被讀單元的內容一定被清為

零，會破壞所保存的信息

為正常工作，必須把剛讀出

的內容立即寫回去，通常稱

為預充電延遲，它影響存儲

器的工作頻率，在結束預充

電前不能開始下一次讀。

定期刷新：在不進行讀寫

操作時，DRAM存儲器的各單

元處于斷電狀態,由于漏電的

存在，保存在電容Cs上的電荷

會慢慢地漏掉,為此必須定時

予以補充，稱為刷新操作。

刷新不是按字處理，而是

每次刷新一行，即為連接在

同一行上所有存儲單元的電

容補充一次能量。

刷新有兩種方式：

集中和分散刷新。

快速分頁組織

行、列地址要分兩次給出,

在連續地使用相同的行地址

讀寫時，也可以在前一次就

將行地址鎖存，之后僅送列

地址，

快速分頁組織

以節省送地址的時間，支持

這種運行方式的存儲器被稱

為快速分頁組織的存儲器。

快速分頁組織只用于動態存

儲器。

三.高速緩沖存儲器的

組成與運行原理

三.高速緩存CACHE

用途：設置在CPU和主存

儲器之間，完成高速與CPU

交換信息，盡量避免CPU不

必要地多次直接訪問慢速的

主存儲器，從而提高計算機

系統的運行效率。

高速緩存CACHE

實現：這是一個存儲容量

很小，但讀寫速度更快的,

以關聯存儲器方式運行、

用靜態存儲器芯片實現的

高速靜態存儲器系統。

要求：有足夠高的命中率，

當CPU需用主存中的數據

時，多數情況下可以直接

從CACHE中得到，盡量少

讀主存儲器。稱二者之比

為命中率。

CACHE的基本運行原理

數

地址總線CPU讀

據

CACHE過

總

程

比較選ADDRDATA線

為

例

譯碼選

一單元

MEMORY

有全相聯方式

及____________I__I

主

標志

存

儲

比CACHE器

較

地址碼

CPU

有直接映射方式

效

荒CACHEI-------1-------1

CPU

有兩路組相聯方式

王

存

儲

器

玲

碼

CPU

影響CACHE命中率的因素

1.CACHE的容量，大一些好

2.CACHE與主存儲器每次交

換信息的單位量（Cache

LineSize）適中

3.CACHE不同的組織方式，

多路組相聯更好

4.CACHE的多級組織可提高

命中率

5.CACHE的換字和回寫算法

CACHE接入系統的體系結構

側接法：像入出設備似的連接到

總線上，優點是結構簡單，成本低，

缺］是不利于降,總空三用率

MEMORY^?^^CACHE

［總

BusMaster1線

CPU

BusMaster2

CACHE接入系統的體系結構

隔斷法：把原來的總線打斷為兩段,

使CACHE處在兩段之間，優點是有利

于提高總線利用率，支持總線并發操作,

缺點是結構復雜，成本較高。

改寫主存儲器的策略

若CPU改寫了CACHE一單元內容后

且尚未改變主存相應單元內容，則出

現數據不一致性。兩種解決辦法:

1.接下來直接改寫主存單元內容。

簡便易行，但可能帶來系統運行

效率不高的問題，該后未被使用。

2.拖后改寫主存單元內容，一

直拖到有另外的設備要讀該

內容過時的主存單元時。首

先停止這一讀操作，接下來

改寫主存內容，之后再起動

已停下來的讀操作，否則不

必改寫。

矛盾是如何檢查是否應該

改寫，通過監視地址總線

完成，記下無效單元地址

用于比較。控制復雜

些，但可以提供更高系統

的運行效率。

加.虛擬存儲器的運行原理

虛擬存儲器是指用磁盤一

片存儲空間來彌補主存空間的

不足，使得程序人員能夠使用

比主存實際容量更大的存儲空

間來編寫和運行程序。

在操作系統和相應硬

件的支持下，數據在磁盤

和主存之間按程序運行的

需要自動成批量地完成交

換。

虛擬存儲器中經常使用

兩種基本管理技術:

段式存儲管理,

頁式存儲管理。

核心問題都在于處理

數據的存放與調度。

段表內容及其管理

邏輯地址

段表基地址段號段內地址

主存實際地址

段

表

段始地址段長裝入位

五.外存設備

磁表面存儲設備

存儲原理與組成

（磁盤、磁帶設備）

光盤設備的

存儲原理與組成

磁盤陣列與容錯技術

硬磁盤設備

磁頭■取數臂■定位驅動器

磁

盤

組

濾塵器.

硬磁盤驅動器結構示意圖

低價磁盤的冗余陣列(RAID)

RedundantArraysofInexpensiveDisks

用N個低價磁盤構成一個統一管理的陣列，

取代特貴單一磁盤是一個好的方案，它可以:

有N個磁盤的容量—有1/N的訪問時間■

有更高的性能^

對陣?盤采用冗余技高高信

RAIDO：datasi?而

RAIDl:DriveMirroring

RAID4:DataGuarding^^^^^^J

RAID5:DistributeddataGuarding

第五章內容概要

直控中斷DMA,總線接口與設備

主總局部慢擴展，周期方式等待催

識別緩沖和狀態，控制中斷等相隨

一般組成和原理，顯示鍵盤打印機

第五章

輸入/輸出系統和輸入/輸出設備

1.輸入/輸出設備概述

2.常用輸入設備組成與運行原理：

鍵盤

3.常用輸出設備組成與運行原理：

終端顯示器

打印機（針式噴墨式激光）

4.輸入/輸出系統概述

5.計算機的總線：總線構成

總線周期運行方式等待狀態

6.接口電路：接口電路的功能、

一般組成，串行口實例

7.常用的輸入/輸出方式

8.中斷和DMA的處理過程

輸入/輸出子系統

總線：

連接計算機各功能部件的

邏輯電路和連線，包括管理

信息傳輸規則的電路被稱為

總線。

幾個概念及術語

三種總線:

數據總線：傳輸數據，速度與位數

地址總線：傳輸地址，位數

控制總線：指明總線周期的類型和

一次入/出操作完成的時刻等信息

幾個概念及術語

總線周期的類型：

內存讀內存寫

外設讀外設寫

中斷和DMA

幾個概念及術語

總線周期：正常總線周期:

一次地址時間和一次數據時間

BURST總線周期：

一次地址時間和多次數據時間

總線的等待狀態:

增加的數據時間被稱

為總線的等待狀態。

影響系統的運行效率。

單總線和多總線結構

早期的計算機，如DEC公司的PDP-11

只使用一組總線，包括數據總線，

地址總線，控制總線。

其優點是結構簡單，成本低廉，

缺點是運行效率低。總線

輸入輸出

CPU

■設備設備

多（2或3）總線結構

當前計算機通常采用多總線結構

二

總

線

結

構

1,2,4B

I/O設備1■I/O設備2

多（2或3）總線結構

三

總

線

結