全國計算機技術與軟件專業

技術資格（水平）考試

網絡工程師輔導教程

計算機硬件基礎知識部分

主講：范立南

沈陽大學信息工程學院

請試驗做下題

?內存按字節編址，地址從A4000H到CBFFFH,

共有—⑴一個字節。若用存儲容量為

32KX8bit的存儲芯片構成該內存，至少需要

—⑵—片。

(1)A.8OKB.96KC.160KD.192K

(2)A.2B.5C.8D.10

■

解答

《答案：(1)c(2)B

[2004年下半年網絡工程師上午試題1、2

計算機基礎知識

?計算機系統基本組成

?計算機的運算基礎

數制及其轉換

算術運算

?機內數據表示形式

原碼、反碼、補碼、移碼

定點數和浮點數

,ASCII碼

漢字編碼

計算機系統基本組成

?計算機系統：硬件系統+軟件系統

?軟件：程序+數據+相關的文檔

（軟件是指為管理、運行、維護及應用

計算機所開發的程序和相關文檔的集合）

計算機系統基本組成

?硬件系統：主機+外存儲器+I/O設備

主機=CPU+內存+時鐘電路+中斷控制電

路+DMA電路+總線+附屬電路等

CPU=運算器+控制器

內存=ROM+RAM+cache

外存儲器：硬盤、軟盤、光盤、磁帶等大容量

I/O設備=輸入設備+輸出設備

*輸入設備：鍵盤、鼠標、掃描儀等

輸出設備：顯示器、打印機、繪圖儀等

計算機系統基本組成

?硬件系統典型結構：采用總線結構連接

?:?單總線結構：各部件間通過總線交換信息

優點：擴充I/O設備容易

缺點：分時使用總線，限制了信息傳送的

吞吐量

適用：微機、小型機

計算機系統基本組成

?:?雙總線結構：CPU與主存間設專用高速

存儲總線

■以CPU為中心：I/O設備與主存間信息交

換需經CPU進行

優點：控制線路簡單，對I/O總線傳送

速率要求較低

缺點：CPU工作效率較低

計算機系統基本組成

?:?雙總線結構：CPU與主存間設專用高速

存儲總線

■以存儲器為中心：主存可通過系統總線

直接與I/O設備交換信息

優點：信息傳送速率高

缺點：增加硬件投資

計算機系統基本組成

?:?通道結構：I/O設備較多，輸入輸出操作

頻繁時采用

優點：可擴展性好、CPU負擔輕、系

統效率高

缺點：結構相對復雜、成本較高

適用：大、中型機

機內數據表示形式

原碼、反碼、補K移碼_____

7書寫一的真值包括數值部分及其符號(+/—二

?真值在計算機中的表示稱為機器數

?機器數的表示方法有原碼、反碼、補碼、移碼,

要注意正、負數的區別

?正數的原碼、反碼、補碼完全相同，其符號位

為“(F,其余位取值不變

?對于負數，負數的原碼其符號位為"1”,其余

各位取值不變；負數的反碼其符號位為“1”,

.其余各位在原碼基礎上按位取反；負數的補碼

其符號位為“廣，其余各位在原碼的基礎上按

位求反，再在末位上加“1”

機內數據表示形式

移碼

?機器數的又一種表示方法，又稱增碼

?常用來表示浮點數的階碼

?移碼的符號位，用1表示正號，而0表示負

號

?求法:把其補碼的符號位直接變反即可

機器數的運算

補碼的加、減運算

A運算規則

小+門補=口]補+[門補

[X-y]補=[X*—[y]補=[X*+[―門補

“

機器數的運算

補碼的加、減運算

?當運算結果超過定點數表示范圍，則產生溢出

?進位判決法

令。表示次高位（最高數值位）向最高位（符

號位）的進位，C.表示符號位的進位，

則C“?C“T=1時有溢出,否則無溢出

?雙符號位判決法

采用兩位二進制數表示符號位：

^^0—正號11—負號

若運算結果符號位為01（正溢出）或10（負溢出）

試題舉例

?用n個二進制位表示帶符號純整數時，已知

［X］補、［Y］補，則當(46)時,等式

_X］補+［Y］補=［X+Y］補成立。

(46)A、-2nC(X+Y)C2n-1

B、-2n-iW(X+Y)〈2n-i

C、-2nT-lS(X+Y)S2nT

D、-2Y(X+Y)V2。

試題舉例

?用n個二進制位表示帶符號純整數時，已知

［X］補、［Y］補，則當(46)時,等式

_X］補+［Y］補=［X+Y］補成立。

(46)A、-2nC(X+Y)C2n-1

B、-2n-iW(X+Y)〈2n-i

C、-2nT-lS(X+Y)S2nT

D、-2Y(X+Y)V2。

代：，答案：B

定點數表示

?定點整數、定點小數

八

符號位

小數點小數點

位置位置

（純小數）（整數）

?小數點位置是約定的，并沒有具體的硬件

?定點數的不足

3^表示范圍有限，太大或太小的數都不能表示

q?除法不精確

浮點數的表示及其規格化

?任意浮點數N可用階碼E和尾數F表示

N=RExF

?F:數值的有效數字決定精度，定點小數（帶符號純小數）

?E:小數點的位置決定數值范圍，定點整數（帶符號純整數）

?R是階碼的底，又稱基數，隱含表示，通常R=2,則

N=2ExF

?E和F可分別指定為原碼、反碼、補碼、移碼

?特別注意E和F分別以什么碼表示，否則就慘了

?浮點數表示格式（格式非固定）：

階符階碼數符尾數

浮點數的規格化

?為了規范，規定在運算結束將運算結果存到

機器中時，必須是規格化的浮點數

?規格化浮點數尾數的最高數值位是有效數字,

即

正尾數O,5<F<1負尾數-1〈尸<-0.5

.

試題舉例

?計算機中16位浮點數的表示格式為

0___________15

階碼尾數（含數符）

其中階碼4位（含1位符號）為定點整數，尾數12

位（含1位符號）為定點小數，設一個數機器碼為

1110001010000000o

若階碼為移碼且尾數為原碼,則其十進制真值為▲;

若階碼為移碼且尾數為反碼,則其十進制真值為

若階碼為補碼且尾數為原碼,則其十進制真值為C；

若階碼為補碼且尾數為補碼,則其十進制真值為D,

將其規格化后的機器碼為E。

供選擇的答案

?A-D:(1)0.078125(2)20

(3)1.25(4)20.969375

?E:(1)1110001010000000

(2)11110101000000

(3)1101010100000000

(4)11110001010000

■

答案

?A:(2)

?B:(2)

?C:(l)

?D:(l)

?E:(3)

字符數據的表示方法

?字符（包括數值、文字、英文字母）進入計算

機時，必須轉換成二進制，稱字符編碼

ABCD碼：用4位二進制代碼表示1位十進制數

-有權碼:例,8421碼等

-無權碼:例，余3碼，格雷碼等

注：余3碼=8421碼+00H

格雷碼編碼規則是相鄰兩個代碼間只有一位不同

字符數據的表示方法

>ASCII碼：(AmericanStandardCodefor

InformationInterchange)用7位二進制數表示,

可表示128個符號，包括字母、數字、專用

字符和控制字符，國際標準ISO646,又稱國

際5號代碼IA5。

?常用的7位ASCII碼：

30H—39H對應十進制數0—9

41H對應大寫A

61H對應小寫a,相差20H

20H表示空格SP

.0DH表示回車CR

漢字的處理

漢字編碼

■漢字的編碼輸入（外

碼）

?漢字的存儲（內碼）

?漢字的輸出（字形碼）

輸入時漢字轉化為輸入碼

計算機處理漢字時采用機內碼

顯鏟字時轉化為顯示字形碼漢字信息處理系統模型

燙歷又字時又采用交換碼輸入---輸入碼----國標碼一

—內碼——字形碼——輸出

試題舉例

?若某漢字的機內碼為BFFOH,則該漢字的國

標碼為（1）,而該漢字的區位碼為（2）。

?(1)(2)A.3F70HB.1F50H

C.2F80HD.DFOFH

W了答案：(I)A(2)B

計算機體系結構

CPU

A功能

指令控制：控制機器保證順序執行程序

操作控制：指令分析

時間控制：對各種微操作實施時間控制

數據加工：對數據做算術/邏輯運算得到結果

計算機體系結構

CPU組成一寄存器.

?累加器

?通用寄存器組：工作寄存器，提高運算速

度

?標志寄存器：$2。,0（或丫）1

?指令寄存器IR

?地址寄存器：CS,DS,SP和程序計數器PC等

■注：上述寄存器分屬于運算器和控制器

計算機體系結構

CPU組成一運算器

?功能

?算術運算

?邏輯運算

A基本結構

?ALU

?累加器ACC

?寄存器組

?多路轉換器

計算機體系結構

CPU組成一控制器CU

----1:，——?—.g__

?基本功能：時序控制、執行控制

?輸入信號：時鐘信號、指令寄存器IR、

標志位、控制總線上的控制信號

?輸出信號：CPU內的控制信號、發往控

制總線的控制信號

?基本組成：指令寄存器IR、指令譯碼器、

程序計數器PC、時序部件、微操作形成

部件、程序狀態字PSW寄存器

計算機體系結構

控制器基本功能

?時鐘周期

時鐘周期：T周期，機器主頻，時間基準

機器周期（CPU周期）：微操作時間

指令周期：執行一條指令所需時間

,

計算機體系結構

控制器基本功能

M-L______________L———――=?=I

＞中斷控制邏輯

■中斷處理過程

中斷響應過程：關中斷；斷點保護；

入口地址置入PC

中斷服務過程：保護現場；開中斷；

執行服務程序；關中斷；恢復現場；返回

計算機體系結構

控制器基本功能

?中斷控制邏輯

■中斷的種類

按中斷源的位置分：內部中斷、外部

中斷

按中斷源的類型分：硬件中斷、軟件

中斷

按中斷源的屏蔽特性分：可屏蔽中斷、

非屏蔽中斷、

計算機體系結構

控制器基本功能

A中斷控制邏輯

?多重中斷：

中斷排隊

中斷嵌套

試題舉例

(2004年下半年網絡工程師上午試題3)

T-——rI-

?中斷響應時間是指(3)o

(3)A.從中斷處理開始到中斷處理結束所用的時間

B.從發出中斷請求到中斷處理結束所用的時間

C.從發出中斷請求到進入中斷處理所用的時間

D.從中斷處理結束到再次中斷請求的時間

/答案：(3)C

試題舉例(2003年程序員上午試題58)

?在微型計算機中，采用中斷方式的優點之

一是(58)。

(58)A.簡單且容易實現

B.CPU可以不工作

C.可實時響應突發事件

D.傳送速度最快

/答案：C

試題舉例(2004年上半年高程上午試題47)

?在中斷響應過程中，CPU保護程序計數器的主

要目的是是47)。

(47)A.使CPU能找到中斷服務程序的入口地址

B.為了實現中斷嵌套

C.為了使CPU在執行完中斷服務程序時

能回到被中斷程序的斷點處

D.為了使CPU與I/O設備并行工作

/答案：(47)C

計算機體系結構

控制器的實現

兩種方法：

?硬布線邏輯(hardwiredimplementation)

由組合電路實現

?微程序控制(micro-programmedimplementation)

CISC、RISC

..

試題舉例（2003年程序員上午試題56）

?下面關于組合邏輯控制器正確的描述是：—O

A.組合邏輯控制器是由軟件實現的，所以比較靈活

B.組合邏輯控制器是由硬件實現的，因此速度很快

C.組合邏輯控制器是由軟件實現的，所以容易修改

D.組合邏輯控制器是一系列微指令實現的，因此體積

很小

..

分析

?按照控制信號產生的方式不同，控制器分為微程序

控制器和組合邏輯控制器兩類

?微程序控制器是將全部控制信號存儲在控制器中。

優點：控制信號的邏輯設計，實現及改動都較容易。

缺點：產生控制信號所需的時間較長。

?組合邏輯控制器，又稱硬布線方式控制器，是用組

合邏輯的門電路實現控制信號。

優點：產生控制信號所需的延遲時間少，對提高系統

的運行速度有利。

缺點：控制信號的邏輯設計復雜，用門電路實現也一

較困難，尤其要變動一些設計更不方便■1

/答案：B

計算機體系結構

存儲器系統一分類

?按位置:內存（主存）、外存（輔存）

■按材料：磁存儲器、半導體存儲器、光

存儲器

?按工作方式：讀寫存儲器、只讀存儲器

?按訪問方式：按地址訪問、按內容訪問

■按尋址方式：隨機存儲器、順序存儲器、

直接存儲器

計算機體系結構

存儲系統一層次結構

?————————.1..3-^~~

*三級結構

高速緩存Cache+主存+輔存

目的是解決主存與CPU速度不匹配問題

。兩級結構（主存+輔存）

目的是解決存儲器容量不足的問題

■注：若將CPU內的寄存器也看成是一個層次,

則可將存儲系統增加一個層次

計算機體系結構

存儲器系統一主存（半導體存儲器）

?，———I.■—-—I

?RAM：斷電后信息丟失，SRAM（集成度低，不需

刷新），DRAM（集成度高，動態刷新）

?掩膜ROM：廠家寫入

?PROM：一次性寫入

?EPROM：紫外線擦除

?EEPROM：電可擦除

?閃存FM（flashmemory）：特性介于EPROM和

EEPROM之間，類似EPROM,可用電信號進行刪除

工作（不能單字節），速度遠快于EPROM,集成度

與EPROM相當，高于EEPROM

■存儲器周期：兩次相鄰存取之間所需時間義

■存儲器帶寬:每秒鐘能訪問的bit數

試題舉例

?某內存按字節編址，存儲器芯片的容量為

16KX4bit,用止匕芯片構成從40000H至UBFFFFH

的內存，要用(1)片這樣的芯片。某EPROM

芯片上有24條地址線A。一A23,數據線為8條Do

—D7,該EPROM芯片的容量為(2)。

?(1)A.8B.16C.32D.64

?(2)A.1024KBB.4MBC.8MBD.16MB

/答案：(1)D(2)D

試題舉例（2000年高程上午試題10）

?假設某計算機具有1M字節的內存（目前使用

的計算機往往具有64M字節以上的內存），并

按字節編址，為了能存取該內存各地址的內容,

其地址寄存器至少需要二進制A位。為使4

字節組成的字能從存儲器中一次讀出，要求存

放在存儲器中的字邊界對齊，一個字的地址碼

應B0若存儲周期為200ns,且每個周期可

訪問4個字節，則該存儲器帶寬為Lbits/s。

假如程序員可用的存儲空間為4M字節，則程

序員所用的地址為』而真正訪問內存的地.

址稱為工_o

供選擇的答案

A：①10②16③20@32

B：①最低兩位為00②最低兩位為10

③最局兩位為00④最IWJ兩位為10

?C：①20M②40M③80M@160M

?D：①有效地址②程序地址

③邏輯地址④物理地址

-E：①指令②物理地址

③內存地址④數據地址》

/答案:A:(3)B:(l)C:(4)D:(3)E:(2)

計算機體系結構

存儲器系統一高速緩存Cache

?:?特點

?位于CPU和主存之間

?容量?。簬譑B-幾MB

?速度快：高于主存5—10倍，快速半導

體存儲器

?其內容是主存局部區域的副本

?Cache既可存放程序又可存放數據

計算機體系結構

存儲器系統一高速緩存Cache基本結構

ACache存儲體：一般由SRAM構成

計算機體系結構

存儲器系_統一_高速緩存Cache基本結構

A地址映像：把CPU送來的主存地址轉換成

Cache地址

口直接映像：每個主存頁只能復制到某一固

定的Cache頁中

/優點：容易實現

/缺點：不夠靈活，不能充分利用Cache空間

計算機體系結構

存儲器系統一高速緩存Cache基本結構

口全相聯映像：主存的每一頁可映像到Cache

的任意一頁（沒有對應關系）

/優點：靈活，Cache得到充分利用

/缺點：速度慢，成本高，不實用

計算機體系結構

存儲器系統一高速緩存Cache基本結構

?■■---------------------------------_______________

□組相聯映像：折衷

?組間采用直接映像，組內的頁為全相聯映像

計算機體系結構

存儲器系統一高速緩存Cache基本結構

_________________________________________________________■I~~—

A替換機構

?作用：由硬件組成，并按替換算法進行設計,

其作用是指出應替換的頁號，其目的是獲得

最局的命中率

?常用替換算法：

先進先出(FIFO)

近期最少使用(LRU—LeastRecentlyUsed)

計算機體系結構

存儲器系統一Cache的讀寫操作

?讀操作

?訪存時，將主存地址同時送主存和Cache

?一則啟動對主存的讀操作，二則在Cache中按映像

方式從中獲取Cache地址

?并將主存標記與Cache標記比較

?若相同，則訪問命中，從Cache中讀出數據，因

Cache速度比主存快，故不等主存讀操作結束，即

可繼續下一次訪存操作

-若不相同，則訪問未命中，則從主存中讀取數據，

并考慮是否按某替換算法更新Cache某頁內容

計算機體系結構

存儲器系統一Cache的讀寫操作

?寫操作：兩種方法^―

口考回法WB（writeback或抵觸修改法）：信息

暫時只寫入Cache,并用標志（“修改位”）加以

注明，直到該頁內容需從Cache中替換出來時，才

一次寫入主存。

優點：操作速度快

缺點：在寫回主存前，主存中沒有這些內容，與

Cache不一致，易造成失誤

口寫直達法WT（或寫通法writethrough）：信息在寫

入Cache時也同時寫入主存（無修改標志位）&

優點：主存與Cache始終保持一致缺點：速度慢

試題舉例

(2004年上半年程序員上午試題56、57)

?在CPU執行一段程序的過程中，Cache的

存取次數為3800次，由主存完成的存取

次數為200次。若Cache的存取時間為5ns,

主存的存取周期為25ns,貝UCache的命中

率為(56)；CPU的平均訪問時間為

(57)ns。

?(56)A.0.93B.0.95C.0.97D.0.99

?(57)A.5B.6C.7D.8

/答案：(56)B(57)B

Cache

?假設Cache存儲器分為指令體(I-Cache)和數

據體(D-Cache)

?設指令Cache和數據Cache的訪問時間均為

主存的訪問時間為Tm，指令Cache的命中率為

H，數據Cache的命中率為Hd，CPU訪存取指

的比例為則存儲體系的等效訪問時間為

7；=/(〃￡+(1—+(1也)

舉例

?某機是由高速緩存與主存組成的兩級存儲系

統，高速緩存存取周期Tc=50ns,主存存取

周期Tm=400ns,訪問Cache的命中率為0.96。

(1)系統等效的存取周期Ta為多少？

(2)如果將高速緩存分為指令體和數據體，

使等效存取周期減少了10%。在所有的訪問

操作中有20%是訪問指令體，而訪問指令體

的命中率仍為0.96,問數據體的訪問命中率

應是多少？或

分析與解答

?(1)系統等效存取周期為

Ta=HTc+、(1-77J)Tm=0.96x50+、(1-0.96))x400=64ns

?(2)設改進后的D-Cache的命中率為Hd，

Ta=ft{HTc+(1-Hi)TJ+(1-力(H,+(1-Hd)Tm)

64x(1-10%)=0.2(0.96x50+(1-0.96)x400)

+(1—0.2)(凡x50+(1—凡)x400)

280凡=275.2,

Ha.?0.983fc?TM

試題舉例（1998年高程上午試題8）

?設有三個指令系統相同的處理機X、Y和Z,它

們都有4K字節的高速緩沖存貯器（Cache）和

32M字節的內存，但是其存取周期都不一樣，

如下表所示（Tic和Tim分別表示i處理機Cache

存取周期和主存存取周期）；

XYZ

Tic40ns100ns120ns

Tim1|Js0.9|Js0.8|Js

?若某段程序，所需指令或數據在Cache中取到

的概率為P=0.5,則處理機X的存儲器平均存

取周期為_1_口So并假定指令執行時間與存

儲器的平均存取周期成正比，則此時三個處

理機執行該段程序由快到慢的順序為/

?若P=0.65時，則順序為C。

?若P=0.8時，貝IJ順序為旦。

■若P=0.85時，則順序為Eo

供選擇的答案

?A：①0.2②0.48

③0.52@0.6

?B?E：①X、Y、Z②X、Z、Y

③Y、X、Z④Y、Z、X

⑤Z、X、Y⑥Z、Y、X

..

/答案：A:(3)B:(6)C:(5)D:(2)E:(1)

試題舉例（1996年高程上午試題8）

?在多級存儲系統中，Cache處在CPU和主存之間，解

決A問題。若Cache和主存的存取時間分別為T［和

T2,Cache的命中率為H,則該計算機實際存取時間

為B。當CPU向存儲器執行讀操作時，首先訪問

Cache,如命中，則從Cache中取出指令或數據，否

則從主存中取出，送當CPU向存儲器執行寫操

作時，為了使Cache內容和主存的內容保持一致，若

采用D法,同時寫入Cache和主存。由于Cache容量

比主存容量小，Cache滿時，又要執行把主存信息向

Cache寫入時，就要淘汰Cache中已有的信息。為了

提高Cache的命中率，常采用一種上替換算法。網

供選擇的答案

-A:(1)主存容量擴充(2)主存利CPU速度匹配

（3）多個請求源訪問主存(4)BIOS存放

?B:(1)町+12(2)(1-H)T]+HT2

(3)12-町(4)HT[+(1-H)T2

?C:(1)Cache(2)CPU

(3)Cache和CPU(4)Cache或CPU

?D:(1)寫回(2)寫通

(3)映照(4)特征

?E:(1)LRU(2)FIFO

(3)FILO(4)RANDOM，

答案

?A:(2)

?B:(4)

?C:(3)

?D:(2)

?E:(1)

..

試題舉例(2002年高程上午試題53/54/55)

?一般來說，Cache的功能(53)。某32位計算

機的Cache容量為16KB,Cache塊的大小為

16B,若主存與Cache的地址映射采用直接

映射方式，則主存地址為1234E8F8(十六進

制)的單元裝入的Cache地址為(54)。在下

列Cache替換算法中，平均命中率最高的是

(55)。

供選擇的答案

(53)A.全部由軟件實現B.全部由硬件實現

C.由硬件和軟件相結合實現

D.有的計算機由硬件實現，有的計算機由軟件

實現

(54)A.00010001001101(二進制)

B.01001000110100(二進制)

C.10100011111000(二進制)

D.11010011101000(二進制)

(55)A.先入后出(FIL0)算法

B.隨機替換(RAND)算法

C.先入先出(FIFO)算法

D.近期最少使用(LRU)算法

/答案：(53)B(54)C(55)D

試題舉例

(2004年下半年網絡工程師上午試題7、8)

?容量為64塊的Cache采用組相聯的方式映像,

字塊大小為128個字，每4塊為一組。若主容

量為4096塊，且以字編址，那么主存地址應

為—⑺一位，主存區號應為_(8)_位。

⑺A.16B.17C.18D.19

(8)A.5B.6C.7D.8

/答案：(7)D(8)B

計算機體系結構

存儲器系統一輔存

特點：容量大、可靠性高、價格低

?磁帶存儲器：順序存取設備

分兩種：啟停式磁帶機、數據流磁帶機

?磁盤存儲器

分兩種：硬盤、軟盤

?光存儲器：利用激光束

分為：CD（數字音頻信息）、CD-ROM（數字化

編碼信息、只讀）、WORM（write-onceread-many）＞

EOD（erasableopticaldisk反復讀寫）.

計算機體系結構

存儲器系統_磁盤存儲器一

/晶i：磁盤旎譽一圈磁頭在盤面上留下一個圓花軌

跡稱為一個藏道

?道密度(tpi):沿磁盤半徑方向單位長度內磁道數

?位密度(bpi):沿磁道方向，單位長度內存儲的二進制

信息位數注：單位長度指每毫米或每英寸

?存儲容量：磁盤能存儲二進制位信息的總量

非格式化容量=存放數據的盤面數nX每面磁道

數tX磁道周長X(對應的)位密度

格式化容量=存放數據的盤面數nX每面磁道數

tX每道扇區數sX每個扇區存儲的數據字節數b，

注：一般情況，磁盤容量指格式化容量Hi

計算機體系結構

_存儲器系統一磁盤存儲器_

?存取時間：磁盤磁頭接到讀寫信號：從當前位良移

動到指定位置，并完成讀寫的時間

?存取時間包括尋道時間和尋找扇區的等待時間

?尋道時間（seektime查找時間）：磁頭移動到目標磁道

（或柱面）所需的時間

?等待時間（rotationallatency）:待讀寫的扇區旋轉到磁頭

下方所用時間。用磁道旋轉一周所用時間的一半作

為平均等待時間

?尋找不同磁道和等待不同區域花的時間不同，通常

取其平均值稱為平均存取時間4w

計算機體系結構

存儲器系統一磁盤存儲器

?數據傳輸速率R：磁頭找到地址后單位時間寫入或讀

出的字節數。R=B/T

B：一個磁道上記錄的數據字節數

T：磁盤旋轉一周所需時間

或R=每個扇區的字節數X每道扇區數X磁盤轉速

注：每個磁道上的記錄的數據位數是相同的；

不同磁道上的位密度不一樣，越靠近盤心的磁道.

位密度越高H

試題舉例

(2004年下半年網絡工程師上午試題6)

?單個磁頭在向盤片的磁性涂層上寫入數

據時，是以_(6)_方式寫入的：

(6)A.并行B.并一串行

C.串行D.串一并行

/答案：(6)C

試題舉例

(2004年上半年程序員上午試題58)

?磁盤存取時間包括尋道的時間、定位扇

區的時間以及讀寫數據的時間，若磁盤

的轉速提高一倍，則(58)。

(58)A.平均存取時間減少

B.平均尋道時間減少

C.存儲道密度增加一倍

D.平均尋道時間增加

/答案：（58）

試題舉例（2003年程序員上午試題52-54）

?某硬磁盤有5個記錄面，記錄面上有效記錄區域的內

徑為20cm,外徑為30cm。內層磁道上記錄的位密度

為250bit/mni,道密度為10道/mm,每一磁道上分

為16個扇區，每個扇區記錄1KB（字節），磁盤旋轉速

度為10000轉/分。則該硬磁盤的非格式化容量約為

（52）MB：格式化容量約為（53）MB：該硬磁盤的

數據傳輸速率約為（54）MB/So

(52)A.37B.42C.47D.56

(53)A.25B.29C.33D.39

(54)A.1.8B.2.2C.2.6D.3.1

，答案：(52)C(53)D(54)C

計算機體系結構

I/O技術一接口功能

?完成設備間的物理連接

?地址譯碼

?在主機與I/O設備間交換數據、控制命令及

狀態信息

?支持主機采用程序查詢、中斷、DMA等訪

問方式

?提供主機和I/O設備所需的緩沖、暫存、驅

動能力，滿足一定的負載要求和時序要求

?進行數據類型、格式等方面的轉換

計算機體系結構

I/O技術一接口分類

?按數據傳送格式：并行接口、串行接口

?按主機訪問I/O的控制方式：程序查詢接

口、中斷接口、DMA接口

■按時序控制方式：同步接口、異步接口

計算機體系結構

I/O技術一I/O接口編址方式

?統一編址

?獨立編制

*

試題舉例

(2004年上半年高級程序員上午試題46)

?若某個計算機系統中，內存地址與I/O地

址統一編址，訪問內存單元和I/O設備是

靠—(46)—來區分的。

(46)A.數據總線上輸出的數據

B.不同的地址代碼

C.內存與I/O設備使用不同的地址總線

D.不同的指令

/答案：(46)B

計算機體系結構

CPU與外設間交換數據的方式

?一二=-----------------■?,”一^一.ME

?直接程序控制方式：數據的I/O完全由CPU控制，包

括無條件(立即傳送)、查詢方式

?程序中斷方式：CPU利用率高

?DMA方式(directmemoryaccess)

獲取總線3種方式：

暫停方式：DMAC請求控制總線

周期竊取方式：請求CPU進入空閑態，插入一個

DMA周期，傳完一字后，總線還CPU

共享方式：CPU不用總線時由DMAC進行DM&撇

?通道控制方式：輸入輸出處理機IOP,效率高‘1

計算機體系結構

I/O系統一常見輸入設備

?鍵盤

?鼠標器、跟蹤球（軌跡球）、操縱桿

?光筆輸入

?圖像輸入設備（數碼相機、攝像機）

?語音輸入設備

?光學字符識別（OCR）一掃描儀

?條碼輸入

?中文手寫輸入系統

計算機體系結構

I/O系統一常見輸出設備

?顯示設備

按顯示器件分：陰極射線管顯示器CRT、

液晶顯示器LCD、等離子顯示器等

按顯示內容分：字符、圖形、圖像顯示器

■打印設備

擊打式：點陣式打印機（針打）

非擊打式：噴墨式、激光打印機

?繪圖儀

?音頻輸出設備

計算機體系結構

一I/O系統一設備接口.

?微機上新型的常用接口（外總線）

USB（UniversalSerialBus）:通用串行總線（4條線=2數

據+2電源），USB1.0傳送率12Mb/s,USB2.0為480Mb/s,

可連多個設備（127個），支持即插即用及熱插拔，支

持異步傳輸模式

IEEE1394:串行總線（6條線=2數據+2控制+2電源），

傳送率400Mb/s—3.2Gb/s,可連多個高速設備（63個），

支持即插即用及熱插拔，支持同步和異步傳輸模式

PCMCIA（PersonalComputerMiniature

CommunicationsInterfaceAdapter）:個人計算機小型通信

接口適配器，用于便攜機，又稱PC卡插槽，可插⑷存；

SRAM、Modem等V

指令系統

指令格式

?在計算機內部，機器指令以二進制位形式表

示和存放

?為方便描述和討論，通常以助記符的形式來

表示機器指令

?指令格式：2個基本部分

操作碼（操作功能）、地址碼（操作對象）

指令系統

指令的尋址方式

?立即尋址：ADDAX,100

?直接尋址：ADDAX,[100]

?寄存器尋址：ADDAX9BX

?寄存器間接尋址：ADDAX,[BX]

?間接尋址：ADDAX,[[100]]

?變址尋址：ADDAX,[DI+100]

?相對尋址：ADDAX,*100

指令系統

_指令的執行過程

按程序指針PC中的地址從內存中讀取指6

對指令譯碼以確定其所要實現的功能

計算操作數的地址

從該地址讀取操作數

執行操作

保存結果

計算下一條要執行指令的地址并存入PC

指令系統

指令的種類和功能

—————_一_一^=?

?數據傳送類

■數據傳送

■數據交換

?堆棧操作

?輸入/輸出類

?算術運算類

?邏輯運算類

?移位操作類（算術移位、邏輯移位、循環

指令系統

指令的種類和功能

A程序控制類

?串操作類

A處理機控制類

?數據轉換類

*

試題舉例(2002年程序員上午試題56、57)

?計算機指令系統中采用不同尋址方式的主要目的是

(56)o在下列尋址方式中取得操作數速度最慢的

是(57)。

(56)A、可直接訪問內存或外存

B、提供擴展操作碼并降低指令譯碼難度

C、簡化匯編指令的設計

D、縮短指令長度，擴大尋址空間，提高編程靈

活性

(57)A、相對尋址B、基址尋址

C、寄存器間接尋址D、存儲器間接尋址V1

/答案：(56)D(57)D

試題舉例（2002年程序員上午試題60）

_____————

?對8位補碼操作數（A5）16,進行2位算術右

移的結果為（60）。

?(60)A、(D2)16

B、(52)16

C、(E9)16

D、(69)16

/答案：(60)C

試題舉例(2004年上半年高程上午試題50)

——---..__：_：-

?從基本的CPU工作原理來看，若CPU執行

MOVR1,RO指令(即將寄存器R0的內容傳

送到寄存器R1中)，則CPU首先要完成的操

作是(50)(其中PC為程序計數器；M為主

存儲器；DR為數據寄存器；IR為指令寄存器;

AR為地址寄存器)

?(50)A.(RO)-R1B.PC—AR

C.M—DRD.DR—IR

/答案：(50)B

試題舉例

（2003年高程上午試題51、52）

?某計算機有14條指令，其110.15

120.15

使用頻度分別如表所示。130.14

這14條指令的指令操作140.13

150.12

碼用等長碼方式編碼，其160.11

編碼的碼長至少為（51）位。170.04

180.04

若只用兩種碼長的擴展190.03

操作碼編碼，其平均碼長1100.03

至少為（52）位。Ill0.02

1120.02

1130.01

1140.01

供選擇的答案

(51)A.3B.4C.5D.6

(52)A.2.8B.3.4C.3.8D.4.2

..

/答案：(51)B(52)B

計算機性能

?計算機系統性能指標主要取決于計算機

的本質屬性-時空屬性

?衡量機器性能的惟一固定而且可靠的標

準就是真正執行程序的時間

..

?一個程序在CPU上運行所需的時間TCPU(或TE)

表示為

TCPU=TE=1NXCPIXTc

片要執行程序中的指令總數

Tc處理器時鐘周期，計算機內部操作的基

本時間單位，其倒數￡是時鐘頻率，即CPU主頻

CPI執行每條指令所需的平均時鐘周期數

(ClockcyclePerInstruction)

計算機性能一常用指標MIPS

?MIPS(MillionInstructionsPerSecond)

每秒百萬條指令

MIPS=工-^--

66

TrpnxlQCPIxlQ

MIPSxlO6

?機器工作頻率越高，或CPI越小，其MIPS值

越高

?從一定程度上反映了機器的性能,

計算機性能一常用指標MFLOPS

?MFLOPS(MillionFloatingpointOperationsPer

Second)每秒百萬浮點運算

MFL°PS=不號次其中*N表示浮點運算次數

E____..

?由于MFLOPS取決于機器和程序兩個方面，因

止匕MFLOPS只能用來衡量機器浮點操作的性能，

而不能體現機器的總體性能

?適于評價向量機，因為MFLOPS是基于操作而

非指令的，故可用來比較兩種不同的機器

?MFLOPS和MIPS量值關系無統一標準。但一般

認為1次浮點運算需3條指令，即3Mos

試題舉例

（199咪高級程序員上午試題8）

■某CPU的主振頻率為100兆赫，平均每個機器

周期包含4個主振周期。各類指令的平均機

器周期數和使用頻度如下表所示，則該計算

機系統的速度為平均約_A_兆指令/秒。

其

乘

指令類別訪內一般算術邏比較與轉

它

除

輯運算移等

平均機器周期數/2.51.251.5155

指令

使用頻度25%40%25%5%5%

試題舉例

（1997年高級程序員上午試題8）

?若某項事務處理工作所要執行的機器指令數是：一控制

程序（以訪內、比較與轉移及其它指令為主）220000條

指令和業務程序（以包括乖除在內的算術邏輯運算為主）

90000條指令，且指令使用頻度基本如上表所示，則該

計算機系統的事務處理能力約為_B_項/秒。

?若其它條件不變，僅提高主振頻率至150兆赫，則此時

該計算機速度為平均約_C_兆指令/秒，對上述事務的

處理能力約為_D_項/秒。

?若主頻仍為100兆赫，但由于采用了流水線和專用硬件

等措施，使各類指令的每條指令平均機器周期數都變為

1.25,此時，計算機的速度平均約E兆指令/秒。1

供選擇的答案

A?E：①1②5③10

④15⑤20⑥33.3

⑦50⑧66.7⑨100

⑩200

*

答案

?A.③

?B.⑥

?C.④

?D.⑦

?E.⑤

..

CISC與RISC

?一種指令系統中的指令支持哪些類型（如算術

和邏輯運算、數據傳輸、控制、系統、浮點、

十進制、字符串等）的操作，屬于指令系統結

構功能設計問題

?在這一問題處理上有兩種截然不同的方向

?一個方向是強化指令功能，實現軟件功能向硬

件功能轉移，稱之為復雜指令集計算機CISC

?另一個方向是盡可能降低指令集結構的復雜性,

以達到簡化實現，提高性能的目的，稱之為直

簡指令集計算機RISC?

試題舉例（1999年高程上午試題12）

?計算機執行程序所需的時間P,可用P=

I*CPI*T來估計，其中I是程序經編譯后的機

器指令數，CPI是執行每條指令所需的平均

時鐘周期數，T為每個時鐘周期的時間。

RISC計算機是采用△來提高機器的速度。

它的指令系統具有上_的特點。指令控制部

件的構建，_C_ORISC機器又通過采用D來

加快處理器的數據處理速度。RISC的指令

集使編譯優化工作且?！?/p>

供選擇的答案

?A：①雖增加CPI,但更減少I

②雖增加CPL但更減少T

③雖增加T,但更減少CPI

④雖增加I,但更減少CPI

?B：①指令種類少

②指令種類多

③指令尋址方式多

④指令功能復雜

供選擇的答案

?C：①CISC更適于采用硬布線控制邏輯，而

RISC更適于采用微程序控制

②CISC更適于采用微程序控制，而RISC

更適于采用硬布線控制邏輯

③CISC和RISC都中采用微程序控制

④CISC和RISC都只采用硬布線控制邏輯

?D：①多尋址方式②大容量內存

③大量的寄存器④更寬的數據總線

?E：①更簡單②更復雜③不需要④不可能

答案

?A:(4)

?B:(1)

?C:(2)

?D:(3)

?E:(1)

計算機體系結構

總線

?一組信號線

?連接多個設備的信息傳送通道

?任何連接兩個以上元器件的電子線路均可稱總

線

,分類

芯片內總線：集成電路芯片內各部分的連接

元件級總線：一塊電路板內各元器件間的連接

內總線（系統總線）：計算機各組成部分間的連接

外總線（通信總線）：計算機與外設或計算機間的連標.

計算機體系結構

計算機系統的分類一Flynn分類法

?■—■■…，——■—??―

?SISD:單指令流單數據流（傳統計算機）

?SIMD:單指令流多數據流，如并行處理機

（資源重復技術）、流水結構的單機系統

（時間重疊技術）

?MISD:多指令流單數據流

?MIMD:多指令流多數據流，如多處理機系統

計算機體系結構

并行處理技術

并行性：在同一時刻或同一時間間隔完

成兩種或兩種以上性質相同或不相同的

工作，主要在時間上互相重疊，都存在

并行性

計算機體系結構

并行處理技術一并行措施

?時間重疊:引入時間因素。如：流水線

處理機

?資源重復：引入空間因素。如：多處理

機系統、陣列式處理機

?資源共享：引入時間因素。如：分布式

處理系統、計算機網絡

計算機體系結構

并行處理技術一陣列處理機

-又稱并行處理機？屬于SIMD一?

?從指令執行過程看，SIMD計算機每次只能執

行一條指令，仍是串行的，但從執行數據的過

程看，由于多個處理單元在同時執行一條指令

時，產生了多個數據流，因此具有數據并行性

?采用資源重復技術

?兩種典型結構：

展了具有分布存儲器的并行處理機結構

.具有共享存儲器的并行處理機結構

試題舉例(2003年高程上午試題48)

而指流多數據流計算機由(4元一

(48)A.單一控制器、單一運算器和單一存儲

器組成

B.單一控制器、多個執行部件和多個存

儲器模塊組成

C.多個控制部件同時執行不同的指令，

對同一數據進行處理

.D.多個控制部件、多個執行部件和多個

存儲器模塊組成

/答案：(48)B

試題舉例

（2004年下半年網絡工程師上午試題5）

?在單指令流多數據計算機（SIMD）中，各

處理單元必須_⑸_。

（5）A.以同步方式，在同一時間內執行不同

的指令

B.以同步方式，在同一時間內執行同一指令

C以異步方式，在同一時間內執行不同指令

D.以異步