第4章組合邏輯電路

CombinationalLogicCircuit2024/4/1824.1組合邏輯電路的分析

4.2組合邏輯電路的設計

4.3組合邏輯電路的競爭和冒險

4.4組合邏輯電路的經典設計介紹

4.5組合邏輯的可編程電路實現2024/4/1834.4組合邏輯電路的經典設計介紹2024/4/184常用組合邏輯功能器件編碼器譯碼器/數據分配器數據選擇器數值比較器算術運算電路……2024/4/185編碼器（Encoder）在數字系統中，常常需要將某一信息（輸入）變換為某一特定的代碼（輸出）把二進制碼按一定的規律編排，例如8421碼、格雷碼等，使每組代碼具有特定的含義（代表某個數或控制信號）稱為編碼具有編碼功能的邏輯電路稱為編碼器編碼器有若干個輸入，在某一時刻只有一個輸入信號被轉換為二進制碼2024/4/186編碼器——4線→2線編碼器輸入輸出I0I1I2I3Y1Y01000000100010010100001112024/4/187編碼器——4線→2線編碼器2024/4/188優先編碼器——4線→2線優先編碼器輸入輸出I0I1I2I3Y1Y0100000X10001XX1010XXX1112024/4/189編碼器——8421BCD碼編碼器輸入輸出S9S8S7S6S5S4S3S2S1S0ABCDGS1111111111000001111111110000011111111101000111111111011001011111110111001111111101111010011111011111010111110111111011011101111111011111011111111100010111111111100112024/4/1810編碼器——8421BCD碼編碼器

輸入低電平有效

GS:控制使能

(工作狀態標志）

1：有信號輸入

0：無信號輸入2024/4/1811定義：譯碼是編碼的逆過程，它的功能是將每個二進制代碼賦予的特定含義“翻譯”過來，轉換成相應的信息符號（輸出信號）。具有譯碼功能的邏輯電路被稱為譯碼器。（少→多）

譯碼器(Decoder/Demultiplexer)編碼器(Encoder)定義：將數字系統中某一信息（輸入）變換為某一特定的代碼（輸出）。將輸出的二進制碼按一定的規律編排，使每組代碼具有一特定的含義稱為編碼。具有編碼功能的邏輯電路被稱為編碼器。（多→少）譯碼器/數據分配器2024/4/1812地址譯碼器代碼變換器將一系列代碼轉換成與之一一對應的有效信號，常用于對存儲器單元地址的譯碼，將每一個地址代碼轉換為一個有效信號，從而選中對應的單元將一種代碼轉換為另一種代碼兩種類型的譯碼器2024/4/1813輸出輸入S9S8S7S6S5S4S3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011二→十進制譯碼器2024/4/1814

n個輸入端

個輸出端

一個使能端二進制譯碼器X0X1Xn-1Y0Y1En二進制譯碼器工作原理：在使能輸入端為有效電平時，對應每一組輸入代碼，有且只有一個輸出端為有效電平，其余輸出端為非有效電平。二進制唯一地址譯碼器2024/4/1815

2個輸入端：A,B

4個輸出端：Y0,Y1,Y2,Y3

一個使能端：/En2線→4線譯碼器

輸入

輸出/EnAB

Y0Y1Y2Y3HXXHHHHLLL

LHHHLLHHLHHLHLHHLHLHHHHHL真值表邏輯電路邏輯表達式：兩輸入二進制譯碼器2024/4/1816集成電路譯碼器—74x138譯碼器

3線→8線二進制譯碼器特點：

3個控制端組成使能功能邏輯符號管腳分布雙列直插封裝芯片2024/4/1817

輸出低電平有效

74x138真值表2024/4/181874x138邏輯電路圖2024/4/181974x138的應用——地址譯碼2024/4/182074x138的應用——實現3變量邏輯函數

（例4.4.4P171）用74138實現函數：將74138使能，輸入變量X、Y、Z分別接到74138輸入端，利用摩根定律可得：2024/4/182174x42譯碼器

四BCD輸入端：A0,A1,A2,

A3

十輸出端：0,1,2,…9二—十進制譯碼器特點：無使能端邏輯符號管腳分布雙列直插封裝芯片2024/4/182274x42真值表2024/4/182374x42邏輯電路圖2024/4/1824顯示譯碼器：用于驅動顯示器件的譯碼器，它可以將數碼或字符的二進制代碼“還原”成相應數碼或字符的驅動代碼。將一種代碼轉換為另一種代碼三種顯示方式：

字形重疊式

分段式

點陣式

代碼變換器2024/4/1825字形重疊式將不同字符的電極重疊起來，要顯示某字符，只需使相應的電極發亮即可。2024/4/1826分段式數碼是由分布在同一平面上若干段（7段）發光的筆劃組成，應用最為廣泛。2024/4/1827七段式LED顯示器共陽極共陰極2024/4/1828十進制數的七段顯示碼表g為最高位，a為最低位直接提供給共陽極七段碼顯示管2024/4/1829點陣式

數碼是由一些按一定規律排列的可發光的點陣所組成，利用光點的不同組合可顯示不同的數碼，如發光數字板。2024/4/183074x4511七段顯示譯碼器四輸入端：A,B,C,

D七輸出端：a,b,c,d,e,f,g三個控制端：/LT,/BI，/LE二—十進制譯碼器74x4511是一種與共陰極數字顯示器配合使用的集成譯碼器。管腳分布2024/4/1831使用74x4511驅動BS201的連接方法2024/4/183274x4511邏輯電路圖2024/4/183374x4511真值表2024/4/183474x4511輔助控制端功能試燈輸入/LT，=0時，各段輸出高，全亮滅燈輸入/BL，=0時，各段輸出低，全滅鎖存使能/LE，/LE=0->1跳變時，輸入被鎖定，輸出不再隨輸入變化；/LE=0輸出隨輸入一起變化將/BL和/LT配合使用，可以實現多位數顯示時的“無效0消隱”功能。eg:0023→232024/4/1835數據分配器

數據分配器——將數據源的數據，根據需要送到多個不同的通道上去，根據地址選擇碼分配給多路數據輸出中的某一路輸出2024/4/1836輸出地址選擇信號D0=DD1=DD2=DD3=DD4=DD5=DD6=DD7=D000001010011100101110111A2A1A0數據分配器功能表用譯碼器設計一個“1線-8線”數據分配器2024/4/1837數據選擇器——把多個通道的數據傳送到唯一的公共數據通道上去：根據地址選擇碼從多路輸入數據中選擇一路，送到輸出。數據選擇器的定義及功能2-1n位地址選擇信號DD1D0Y出n輸據據…入輸數數2024/4/1838八輸入端三控制端：S0、S1、S2兩輸出端：Z，/Z使能端:/E（/G）8InputDigitalMultiplexer邏輯符號管腳分布雙列直插封裝芯片數據選擇器——74x151（多路器）2024/4/183974x151邏輯電路圖2024/4/184074x151真值表2024/4/1841由數據選擇器的定義可以得到輸出Z的表達式為其中mi

為S2,S1,S0的最小項（mi為定值，Di為變量），例如：當S2S1S0=010時，根據最小項性質只有m2為1，所以Z=D22024/4/1842數據選擇器的應用1

函數發生器G（E）使能端=0有效時，將函數變換成最小項表達式，根據最小項表達式確定各數據輸入端的常量將數據選擇器的地址信號C、B、A作為函數的輸入變量（mi做變量，Di為定值）；數據輸入D0～D7作為控制信號，控制各最小項在輸出邏輯函數中是否出現；使能端一直使能2024/4/1843例4.4.7用8選1數據選擇器74LS151產生邏輯函數數據選擇器的應用2數據選擇器的擴展2024/4/18452位八選一數據選擇器的連接方法2024/4/1846兩片74x151組成一個16選1的數據選擇器2024/4/1847數據選擇器的應用3實現并→串轉換2024/4/1848并→串轉換2024/4/1849數值比較器的定義及功能

數值比較器——比較兩個位數相同的二進制數的大小由真值表寫出邏輯表達式：由表達式畫出邏輯圖：輸入輸出ABFA＞BFA＜BFA=B000110110010101000