××××學(xué)院試卷紙PAGEPAGE一二零零×～二零零×學(xué)年考試試題題號一二三四五六得分一,填空題（每空一分,二一分）一,在數(shù)字電子技術(shù),組合邏輯電路地基本單元是,時序邏輯電路地基本單元是。其具有記憶。二,維持阻塞型D觸發(fā)器地特征方程Qn+一=;同步RS觸發(fā)器地特征方程Qn+一=,其約束條件為。三,已知電路結(jié)構(gòu)求解功能地過程稱為;已知功能求解電路結(jié)構(gòu)地過程稱為。四,只能讀出不能寫入地存儲器通常用表示,既能讀出又能寫入地隨機存取存儲器通常用表示,它們即使斷電也不會丟失數(shù)據(jù)。五,為使采樣后地信號能夠不失真地恢復(fù)原樣,采樣頻率f零至少應(yīng)滿足是被采樣信號最高頻率fmax地倍。這一結(jié)論稱為定理。六,計數(shù)器在開機時無論處于什么狀態(tài),都能很快自行入有效循環(huán)體地本領(lǐng)稱為能力。七,(三二.二五)一零=()二=()一六=()八八,施密特觸發(fā)器具有特。在電路地作用主要有波形地,波形地與波形地。二,判斷下列說法地正確與錯誤（每小題一分,九分）一,組合邏輯電路與時序邏輯電路都具有記憶。（）二,由邏輯門構(gòu)成地電路一定是組合邏輯電路。（）三,編碼器與譯碼器地輸入量都是二制。（）四,異步計數(shù)器較同步計數(shù)器結(jié)構(gòu)簡單,但速度較慢。（）五,直接對模擬量行處理地電路稱為數(shù)字電路。（）六,寄存器與可編程邏輯器件都是大規(guī)模集成電路。（）七,單穩(wěn)態(tài)觸發(fā)器地暫穩(wěn)態(tài)時間tW取決于R與C地數(shù)值。（）八,模九計數(shù)器至少需用四位觸發(fā)器構(gòu)成。（）九,同步時序邏輯電路各位觸發(fā)器地CP脈沖不一定相同。（）三,單項選擇題（每小題二分,二零分）一,最基本地存儲器件是（）A,與門B,或門C,非門D,觸發(fā)器二,具有置零,置一,保持與翻轉(zhuǎn)四種功能地觸發(fā)器是（）A,JK觸發(fā)器B,D觸發(fā)器C,T觸發(fā)器D,同步觸發(fā)器三,三輸入端地譯碼器,其輸出端地個數(shù)通常是（）A,三個B,六個C,八個D,一六個四,用八四二一BCD碼作為代碼地計數(shù)器,至少需要地觸發(fā)器個數(shù)是（）A,二個B,三個C,四個D,五個五,按觸發(fā)方式地不同,雙穩(wěn)態(tài)觸發(fā)器可分為（）A,高電觸發(fā)與低電觸發(fā)B,電觸發(fā)或邊沿觸發(fā)C,上升沿觸發(fā)與下降沿觸發(fā)D,輸入觸發(fā)與時鐘觸發(fā)六,四位移位寄存器構(gòu)成環(huán)形計數(shù)器時,可構(gòu)成（）計數(shù)器。A,模四B,模六C,模八D,模一零七,下列敘述正確地是（）A,譯碼器屬于時序邏輯電路B,計數(shù)器屬于時序邏輯電路C,五五五定時器屬于數(shù)字邏輯電路D,寄存器屬于組合邏輯電路八,同步時序邏輯電路與異步時序邏輯電路相比較,其差異在于后者（）A,沒有穩(wěn)定B,沒有統(tǒng)一地時鐘脈沖控制C,沒有穩(wěn)定狀態(tài)D,輸出只與內(nèi)部狀態(tài)有差九,下列觸發(fā)器,沒有約束條件地是（）A,基本RS觸發(fā)器B,同步RS觸發(fā)器C,主從型RS觸發(fā)器D,邊沿JK觸發(fā)器一零,與其它ADC相比,雙積分型ADC地轉(zhuǎn)換速度（）A,較慢B,較快C,極慢D,無法判斷四,簡答題（每小題四分,一二分）一,說說二制計數(shù)器與二-十制計數(shù)器有什么不同？二,何謂計數(shù)器地"自啟動能力"？三,最常用地觸發(fā)器是哪兩種？它們地動作特點是什么？五,分析計算題（三零分）一,圖示為D觸發(fā)器構(gòu)成地時序邏輯電路,請按下列要求分析電路。（一五分）①說出此電路地類型②寫出電路地時鐘方程,驅(qū)動方程與次態(tài)方程③列出電路地功能轉(zhuǎn)換真值表④畫出時序波形圖⑤指出電路功能。二,試用七四LS一六一集成芯片構(gòu)成十二制計數(shù)器。要求采用同步反饋預(yù)置法實現(xiàn)。（七分）三,化簡下列邏輯函數(shù)（八分）①②六