第14章觸發器和時序邏輯電路電工學簡明教程第14章觸發器和時序邏輯電路第14章觸發器和時序邏輯電路數字電路按照功能的不同分為兩類：組合邏輯電路；時序邏輯電路。

時序邏輯電路的特點：它的輸出狀態不僅決定于當時的輸入狀態，而且還與電路的原來狀態有關，也就是時序邏輯電路具有記憶功能。

組合邏輯電路的特點：只由邏輯門電路組成，它的輸出變量狀態完全由當時的輸入變量的組合狀態來決定，而與電路的原來狀態無關，它不具有記憶功能。觸發器是時序邏輯電路的基本單元。電工學簡明教程第14章觸發器和時序邏輯電路第14章觸發器和時序邏輯電路14.1雙穩態觸發器14.2寄存器14.3計數器14.4由555計時器組成的單穩態觸發器和無穩態觸發器*14.5舉例應用電工學簡明教程第14章觸發器和時序邏輯電路14.1雙穩態觸發器其有兩個穩定的工作狀態分類:1．按邏輯功能2．按其結構RS

觸發器、JK

觸發器、D觸發器主從型觸發器、維持阻塞型觸發器特點：具有記憶功能電工學簡明教程第14章觸發器和時序邏輯電路14.1.1

RS觸發器1．基本RS

觸發器Q&&邏輯圖G1G2SRQ圖形符號

基本RS

觸發器由兩個與非門交叉連接而成，使其具有記憶功能。它有兩個輸出端Q

和，兩者的邏輯狀態應相反。有兩個穩定狀態：(1)Q=0，Q=1，稱為復位狀態(0

態)；(2)Q=1，Q=0，稱為置位狀態(1

態)。電工學簡明教程第14章觸發器和時序邏輯電路有兩個直接輸入端RDSD平時固定接高電位，處于1

態。加負脈沖后，觸發器的狀態發生翻轉。SD直接置位端(也稱置

1

端)RD直接復位端(也稱置

0

端)加觸發負脈沖時Q

端的波形圖為了分析方便，設：Qn

為原來的狀態，稱為原態；Qn+1

為加觸發信號后的狀態，稱為新態或次態。Q&&邏輯圖G1G2電工學簡明教程第14章觸發器和時序邏輯電路Q&&邏輯圖G1G2由邏輯圖可求出基本RS

觸發器的邏輯式也可簡記為以下分四種情況分析其狀態轉換和邏輯功能。電工學簡明教程第14章觸發器和時序邏輯電路當端加負脈沖時，不論觸發器的初始狀態是1

態，還是0

態，均有即將觸發器置0或保持0態。當負脈沖除去后觸發器的狀態保持不變，實現記憶功能。

即置0

端有信號狀態轉換過程圖解Q&&邏輯圖G1G2電工學簡明教程第14章觸發器和時序邏輯電路即置1

端有信號即將觸發器置1或保持1態。當負脈沖除去后觸發器的狀態保持不變，實現記憶功能。

當端加負脈沖時，不論觸發器的初始狀態是1

態，還是0態，均有狀態轉換過程圖解G1G2Q&&邏輯圖電工學簡明教程第14章觸發器和時序邏輯電路這種情況，即將觸發器保持原狀態不變。

這種輸入狀態下，當負脈沖除去后，將由各種偶然因素決定觸發器的最終狀態，因而禁止出現。基本RS

觸發器的邏輯狀態表

Q

0

1

01

0

1

1

1

不變

0

0

禁用電工學簡明教程第14章觸發器和時序邏輯電路2．可控RS

觸發器SRQ圖形符號S1SR1RC1CP&&Q&&RSCP邏輯電路增加了G3

和G4

組成的導引電路，時鐘脈沖CP

是一種控制命令，通過導引電路實現對輸入端R和S

的控制，即當CP=0

時，不論R

和S

端的電平如何變化，G3

門和G4

門的輸出均為1，基本觸發器保持原狀態不變。

S

是置1

信號輸入端，高電平有效R

是置0

信號輸入端，高電平有效增加了時鐘脈沖輸入端CPG1G2G4G3電工學簡明教程第14章觸發器和時序邏輯電路只有當時鐘脈沖來到后，即CP=1

時，觸發器才按R

、S

端的輸入狀態來決定其輸出狀態。

和

是直接置0和直接置1端，就是不經過時鐘脈沖的控制可以對基本觸發器置0或置1，一般用于強迫置位。在工作過程中它們處于1態。可控RS觸發器的邏輯式&&Q&&RSCP邏輯電路G1G2G3G4電工學簡明教程第14章觸發器和時序邏輯電路

可分四種情況分析

CP=1

時觸發器的狀態轉換和邏輯功能，見下表。可控RS

觸發器的邏輯狀態表

Qn+10

0

Qn0

1

11

0

01

1

不定RS可見當輸入信號R

和S的狀態相反時，時鐘脈沖來到后，輸出Q

端的狀態總是與S

端相同。&&Q&&RSCP邏輯電路G1G2G3G4電工學簡明教程第14章觸發器和時序邏輯電路CPRS可控RS

觸發器的工作波形圖(初態Q=0)Q不定因為RS觸發器的輸入信號組合存在著禁用組合，所以為了克服這種現象引出了JK觸發器、D觸發器。電工學簡明教程第14章觸發器和時序邏輯電路14.1.2JK觸發器

主觸發器的輸出端

Q與從觸發器的S端相連，端與從觸發器的

R端相連。非門的作用是使兩個觸發器的時鐘脈沖信號反相。它由兩個可控RS

觸發器串聯組成，分別稱為主觸發器和從觸發器。J

和

K是信號輸入端，它們分別與和Q

構成與邏輯關系，成為主觸發器的S

端和R

端，即SRQ圖形符號J1JK1KC1CPQ＇JKCPQSRCP主觸發器從觸發器1SR邏輯電路電工學簡明教程第14章觸發器和時序邏輯電路邏輯功能分析(1)

J=1，K=1設時鐘脈沖來到之前(CP=0)觸發器的初始狀態為0。這時主觸發器的

當時鐘脈沖來到后(CP=1)，

Q

端由0

1，使從觸發器的S=1，R=0，當CP

從1

下跳為0

時，非門輸出為1，從觸發器也翻轉為1

態，從觸發器與主觸發器的狀態是一致的。反之，設觸發器的初始狀態為1，同樣可分析出，主、從觸發器都翻轉為0。Q＇JKCPQSRCP主觸發器從觸發器1SR邏輯電路電工學簡明教程第14章觸發器和時序邏輯電路JK觸發器計數波形圖CPQ

JK觸發器在J=1，K=1的情況下，來一個時鐘脈沖，它就翻轉一次，即

Qn+1=

，此時觸發器具有計數功能。

Qn電工學簡明教程第14章觸發器和時序邏輯電路Q＇JKCPQSRCP主觸發器從觸發器1SR邏輯電路

設觸發器的初始狀態為

0。當CP

=

1

時，由于主觸發器的S=0，R=0，Q

端的狀態仍為

0，保持不變。當CP

下跳時，由于從觸發器的S=0，R=0，也保持

0

態不變。

(2)J=0，K=0如果初始狀態為1，同樣可分析出，一個時鐘脈沖來到后，將保持1

態不變。即電工學簡明教程第14章觸發器和時序邏輯電路Q＇JKCPQSRCP主觸發器從觸發器1SR邏輯電路(3)J=1，K=0可分析出不管觸發器原來處于什么狀態，一個時鐘脈沖來到后，輸出一定是1

態。(4)J=0，K=1

可分析出不管觸發器原來處于什么狀態，一個時鐘脈沖來到后，輸出一定是

0

態。

電工學簡明教程第14章觸發器和時序邏輯電路主從型觸發器具有在CP從1

下跳為0

時翻轉的特點，也就是具有在時鐘脈沖下降沿觸發的特點。主從型JK

觸發器的邏輯狀態表

Qn+10

0

Qn0

1

01

0

11

1JKQnJK觸發器波形圖電工學簡明教程第14章觸發器和時序邏輯電路14.1.3D觸發器

總之，輸出端Q的狀態和該脈沖來到之前輸入端D的狀態一致。即SRQJ1JK1KC1CP1D邏輯圖

可以將JK觸發器轉換為D觸發器，如右圖所示。當D=1，即J=1，K=0

時，在CP的下降沿觸發器翻轉為(或保持)1態；

當D=0，即J=0，K=1

時，在CP的下降沿觸發器翻轉為(或保持)0

態。——數據觸發器電工學簡明教程第14章觸發器和時序邏輯電路邏輯符號SRQD1DC1CPD觸發器的邏輯狀態表DnQn+10011國內生產的D觸發器主要是維持阻塞型，是在時鐘脈沖的上升沿觸發翻轉，圖形符號如下上升沿D觸發器邏輯符號SRQD1DC1CPD觸發器上升沿波形圖電工學簡明教程第14章觸發器和時序邏輯電路Q1DC1CPD

觸發器轉換為T

觸發器也可將D

觸發器轉換為T

觸發器，如下圖所示。它的邏輯功能是每來一個時鐘脈沖，翻轉一次，即，具有計數功能。電工學簡明教程第14章觸發器和時序邏輯電路14.2寄存器寄存器用來暫時存放參與運算的數據和運算結果。14.2.1

數碼寄存器下圖是由可控RS觸發器(上升沿觸發)組成的4位數碼寄存器，這是并行輸入/并行輸入的寄存器。工作之初要先清零。4位數碼寄存器電工學簡明教程第14章觸發器和時序邏輯電路14.2.2移位寄存器移位寄存器不僅有存放數碼而且有移位的功能。所謂移位，就是每當來一個移位正脈沖，觸發器的狀態便向右或向左移1位。移位脈沖CPQJKQ0QJKQ1QKQ3QJKQ21清零D數碼輸入上圖是由JK觸發器組成的4位移位寄存器。FF0

接成D觸發器，數碼由D端輸入。設寄存的二進制數為1011，按移位脈沖(即時鐘脈沖)從高位到低位依此串行送到D端。經過四個時鐘脈沖，數碼依次存入各觸發器。

FF3

FF2

FF1

FF0電工學簡明教程第14章觸發器和時序邏輯電路移位脈沖數寄存器中的數碼移位過程

Q3Q2Q1Q001234

0

0

0

0

0

0

0

1

0

0

1

0

0

1

0

1

1

0

1

1

清零左移1位左移2位左移3位左移4位Q0Q1Q2Q3QJKQJKQKQJK1清零D數碼輸入移位寄存器狀態表

FF3

FF2

FF1

FF0電工學簡明教程第14章觸發器和時序邏輯電路14.3計數器

計數器能累計輸入脈沖的數目，可以進行加法、減法或兩者兼有的計數。

可分為二進制計數器、十進制計數器及任意進制計數器。

電工學簡明教程第14章觸發器和時序邏輯電路14.3.1

二進制計數器4位二進制加法計數器的狀態表計數脈沖數二進制數十進制數Q3Q2Q1Q0012345678

0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

0

0

0012345678計數脈沖數二進制數十進制數Q3Q2Q1Q09101112131415

1

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

910111213141516

0

0

0

0

0電工學簡明教程第14章觸發器和時序邏輯電路1．異步二進制加法計數器由二進制加法計數器的狀態表可見：(1)

每來一個時鐘脈沖，最低位觸發器翻轉一次；(2)高位觸發器在相鄰的低位觸發器從1

變為0

進位時翻轉。可用4個主從型JK觸發器來組成異步4位二進制加法計數器。由于計數脈沖不是同時加到各觸發器，它們狀態的變換有先有后，因而是異步計數器。Q3Q2Q0Q1QJKFF3QJKFF2CPCPQJKFF1CPQJKFF0清零CP計數脈沖電工學簡明教程第14章觸發器和時序邏輯電路二進制加法計數器的工作波形圖(以3位為例)Q0Q1Q2CP12345678Q3Q2Q0Q1QJKFF3QJKFF2CPCPQJKFF1CPQJKFF0清零CP計數脈沖電工學簡明教程第14章觸發器和時序邏輯電路

計數脈沖數

二進制數Q3

Q2

Q1

Q0012345678

0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

0

0

0

計數脈沖數

二進制數Q3

Q2

Q1

Q091011121314151

0

0

1

1

0

1

01

0

1

11

1

0

01

1

0

11

1

1

01

1

1

116

0

0

0

0

2．同步二進制加法計數器電工學簡明教程第14章觸發器和時序邏輯電路2．同步二進制加法計數器如果計數器仍由四個主從型JK

觸發器組成，由二進制加法計數器的狀態表可得出各位觸發器J、K

端的邏輯關系式：

(1)第一位觸發器FF0

，每來一個時鐘脈沖就翻轉一次，故J0=K0=1；

(2)第二位觸發器FF1

，在Q0=1

時再來一個時鐘脈沖才翻轉，故

J1=K1=Q0；

(3)第三位觸發器FF2

，在Q1=Q0=1時再來一個時鐘脈沖才

翻轉，故J2

=K2=Q1

Q0；

(4)第四位觸發器

FF3

，在Q2=Q1=Q0=1時再來一個時鐘脈沖才翻轉，故J3=K3=Q2

Q1

Q0。由上述邏輯關系可得出同步二進制加法計數器的邏輯圖。電工學簡明教程第14章觸發器和時序邏輯電路由主從型JK觸發器組成的同步4位二進制加法計數器QQQQQ3Q2Q0Q1CP1J1K

FF3

FF2

FF1

FF0C11J1KC11J1KC11J1KC1電工學簡明教程第14章觸發器和時序邏輯電路14.3.2

十進制計數器8421碼十進制加法計數器的狀態表計數脈沖數

二進制數十進制數Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789進位1．同步十進制加法計數器

與二進制加法計數器比較，來第十個脈沖不是由

1001

變為

1010，而是恢復

0000。如果仍由四個主從型JK觸發器組成。J、K端的邏輯關系式應作如下修改：

(1)第一位觸發器FF0

，每來一個時鐘脈沖就翻轉一次，故J0=1，K0=1

；電工學簡明教程第14章觸發器和時序邏輯電路

(2)第二位觸發器FF1

，在Q0=1

時再來一個時鐘脈沖才翻轉，但在Q3=1

時不得翻轉，故，K1=Q0

；計數脈沖數

二進制數十進制數Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789進位

(3)第三位觸發器FF2

，在Q1=Q0=1

時再來一個時鐘脈沖翻轉，故

J2=Q1

Q0，K2=Q1

Q0

；

(4)第四位觸發器FF3，在

Q2=Q1=Q0=1

時再來一個時鐘脈沖才翻轉，當來第十個脈沖時應由

1

翻轉為

0，故

J3=Q2

Q1

Q0

，K3=Q0

。電工學簡明教程第14章觸發器和時序邏輯電路由上述邏輯關系可得出同步十進制加法計數器的邏輯圖。由主從型JK

觸發器組成的同步十進制加法計數器計數脈沖QQQQQ3Q2Q0Q1CP清零

FF3

FF2

FF1

FF01J1KC11J1KC11J1KC11J1KC1電工學簡明教程第14章觸發器和時序邏輯電路十進制加法計數器的工作波形圖CP12345678910Q0Q1Q2Q3電工學簡明教程第14章觸發器和時序邏輯電路2．二–五–十進制計數器下面給出CT74LS290

型二–五–十進制計數器的邏輯圖、外引線排列圖和功能表。它有兩個時鐘脈沖輸入端，輸入計數脈沖

CP0

和CP1

。

R0(1)和R0(2)是清零輸入端；

S9(1)和S9(2)是置“9”輸入端。電工學簡明教程第14章觸發器和時序邏輯電路CT74LS290型計數器的邏輯圖

當R0(1)和R0(2)

端全為1時，將四個觸發器清零；當S9(1)和S9(2)

端全為1

時，Q3

Q2

Q1

Q0=1001，即表示十進制數9。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CP0JKJKJKJKCP1&&R0(1)R0(2)S9(1)S9(2)

電工學簡明教程第14章觸發器和時序邏輯電路CT74LS290型計數器的功能表

R0(1)

R0(2)S9(1)

S9(2)Q3

Q2

Q1

Q01

10

00

0

0

0

1

11

0

0

1

00

0

0

0

0

0

0

計數計數計數計數電工學簡明教程第14章觸發器和時序邏輯電路使用說明(1)

只輸入計數脈沖CP0，由Q0

輸出，為二進制計數器。

(2)只輸入計數脈沖CP1，由Q3

、Q2

、Q1

輸出，為五進制計數器。(3)將Q0

端與CP1

端連接，即構成8421

碼十進制計數器。利用其清零端進行反饋置0，可得出小于原進制的多種進制的計數器。電工學簡明教程第14章觸發器和時序邏輯電路CT74LS290型計數器外引線排列圖1234567141312111098CT74LS290UCC

R0(1)R0(2)CP1CP0Q0Q3Q2Q1S9(1)S9(2)GND電工學簡明教程第14章觸發器和時序邏輯電路它從0000

開始計數，來五個計數脈沖后，變為0101，當第六個脈沖來得到后，出現0110，Q3Q2Q1Q0S9(1)S9(2)

R0(1)R0(2)

C0

C1CP0六進制計數器下圖為六進制計數器的連接方法：由于Q2

和Q1

端分別接到R0(2)

和R0(1)

清零端，強迫清零，0110

這一狀態轉瞬即逝，顯示不出，立即回到0000。電工學簡明教程第14章觸發器和時序邏輯電路Q3Q2Q1Q0S9(1)S9(2)

R0(1)R0(2)

C0

C1

CP0九進制計數器

[例1]

數字鐘表中的分、秒計數器都是六十進制，試用兩片CT74LS290型二–五–十進制計數器連成六十進制電路。下圖為九進制的連接方法電工學簡明教程第14章觸發器和時序邏輯電路

[解]

六十進制計數器由兩位組成，個位(1)為十進制，十位(2)為六進制。個位的最高位Q3

連到十位的CP0

，個位十進制計數器經過十個脈沖循環一次，每當第十個脈沖來到后Q3

由1

變為0，相當于一個下降沿，使10位六進制計數器計數。經過六十個脈沖，個位和十位計數器都恢復為0000。Q3Q2Q1Q0S9(1)S9(2)

R0(1)R0(2)

C0

C1Q3Q2Q1Q0S9(1)S9(2)

R0(1)R0(2)

C0

C1CP0個位(1)十位(2)電工學簡明教程第14章觸發器和時序邏輯電路14.4由555計時器組成的單穩態

觸發器和無穩態觸發器14.4.1

555定時器以CB555

為例進行分析，下面給出電路和外引線排列圖。+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++電路圖

CB555定時器含有兩個電壓比較器C1

和C2、一個基本RS

觸發器、一個放電晶體管T

以及由三個5k

的電阻組成的分壓器。電工學簡明教程第14章觸發器和時序邏輯電路12348765CB555外引線排列圖各外引線的功能：

1為接“地”端。

2為低電平觸發端。當2端的輸入電壓高于時，

C2

的輸出為1；當輸入電壓低于時，C2

的輸出為0，使基本RS

觸發器置1。

3為輸出端。輸出電流可達200mA，由此可直接驅動繼電器、發光二極管、揚聲器、指示燈等。輸出高電壓約低于電源電壓UCC1~3V。電工學簡明教程第14章觸發器和時序邏輯電路

4為復位端，由此輸入負脈沖(或使其電位低于0.7V)可使觸發器直接復位(置0)。

5是電壓控制端，在此端可外加一電壓以改變比較器的參考電壓。不用時，經0.01F

的電容接“地”，以防止干擾的引入。

6為高電平觸發端。當6端的輸入電壓低于時，C1

的輸出為1；當輸入電壓高于時，C1

的輸出為0，使基本RS

觸發器置0。

7為放電端，當觸發器的端為1

時，放電晶體管T

導通，外接電容元件通過T

放電。8為電源端，外加電壓范圍為5~18V。電工學簡明教程第14章觸發器和時序邏輯電路14.4.2

由555定時器組成的單穩態觸發器觸發脈沖由2端輸入1單穩態觸發器電路圖0.01F+UCCRCuC+_

+_

Q5K

5K

5K

8+UCC45273C1C26T+++UCCuOuiRC為外接元件6端7端連在一起接C5端接一小電容防干擾電工學簡明教程第14章觸發器和時序邏輯電路uORC+UCCuI12376584555接線圖工作原理如下：

1．穩定狀態(0~t1)在t1

以前，觸發脈沖尚未輸入，

uI

為1，其值于，比較器C2

的輸出為1。若觸發器的原狀態，則晶體管T

飽和導通，uC

0.3V，故C1

的輸出也為1，觸發器的狀態保持不變。電工學簡明教程第14章觸發器和時序邏輯電路uORC+UCCuI12376584555接線圖

1．穩定狀態(0~t1)

若

，則T截止，+UCC通過R

對

C

充電

，

當uC

上升略高于

時，比較器C1的輸出為0，使觸發器翻轉為

。結論：在穩定狀態時，Q=0，即輸出電壓uO

為0，見波形圖。電工學簡明教程第14章觸發器和時序邏輯電路tOt2t1tuCOt1t3tuOOtp2．暫穩態(t1~t2)波形圖uI

在t1時刻，輸入觸發負脈沖，其幅度低于

，故C2的輸出為0，將觸發器置1，uO

由0變為1，電路進入暫穩態。這時因，放電管T

截止，電源又對C充電，當uC

上升略高于時(在t3

時刻)，C1

的輸出為0，從而使觸發器自動翻轉到

Q=0

的穩定狀態。此后電容C

迅速放電。

電工學簡明教程第14章觸發器和時序邏輯電路uItOt2t1tuCOt1t3tuOOtP

輸出uO

為矩形脈沖，其寬度為(暫穩態持續時間

tp)tp=RCln3=1.1RC單穩態觸發器常用于脈沖整形和定時控制等方面。電工學簡明教程第14章觸發器和時序邏輯電路多諧振蕩器也稱無穩態觸發器，它沒有穩定狀態，同時毋須外加觸發脈沖，就能輸出一定頻率的矩形脈沖(自激振蕩)。14.4.3

由555定時器組成的多諧振蕩器+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++多諧振蕩器電路圖+UCCCuCR1R2+UCCuO電工學簡明教程第14章觸發器和時序邏輯電路+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++多諧振蕩器電路圖+UCCCuCR1R2+UCCuO下圖是由CB555定時器組成的多諧振蕩器。R1、R2

和C是外接元件。接通電源UCC后，它經R1

和R2對電容

C

充電當uC上升略高于比較器C1

的輸出為0，將觸發器置0，則

uO為0

電工學簡明教程第14章觸發器和時序邏輯電路555接線圖uCR1C+UCC12376584R2多諧振蕩器接線圖uO

這時

，放電管T導通，電容C通過R2和T放電，uC

下降。

當uC下降，略低于時，比較器C2的輸出為0，將觸發器置

1，uO

又由0

變為1。由于，放電管T

截止，UCC

又經R1

和R2

對電容C充電。如此重復上述過程，uO

為連續的矩形波。電工學簡明教程第14章觸發器和時序邏輯電路tuCOt1t3tuOOtp1tp2多諧振蕩器波形圖第一個暫穩態的脈沖寬度tp1

，即電容C

充電的時間：tp1

(R1+R2)Cln2=0.7(R1+R2)C第二個暫穩態的脈沖寬度tp2

，即電容C

放電的時間：tp2

R2Cln2=0.7R2C振蕩周期T=tp1+tp2=0.7(R1+2R2)C電工學簡明教程第14章觸發器和時序邏輯電路*14.5