第四章雙穩態觸發器概述1SR鎖存器2電平觸發的觸發器3脈沖觸發的觸發器4邊沿觸發的觸發器5觸發器的邏輯功能及其描述方法6思考題1觸發器的特點是什么2三種觸發器的特點與區別3觸發器如何提高抗干擾能力4.1概述能夠存儲1位二值信號的基本單元電路。b.根據不同的輸入信號可以置1或0。2.觸發器的特點：1.觸發器：a.具有兩個能自行保持的穩定狀態，用來表示邏輯狀態的0和1,或二進制數的0和1;4.1概述3.分類：按照結構不同，觸發器可分為：

(1)同步觸發器，為電平觸發方式。

(2)主從觸發器，為脈沖觸發方式。

(3)邊沿觸發器，為邊沿觸發方式。根據邏輯功能的不同，觸發器可分為：

(1)SR觸發器(2)JK觸發器

(3)D觸發器(4)T觸發器（T’觸發器）

4.2SR鎖存器

SR鎖存器（又叫基本RS觸發器）是各種觸發器構成的基本部件，也是最簡單的一種觸發器。它的輸入信號直接作用在觸發器，無需觸發信號4.2.1與非門構成的基本RS觸發器電路邏輯符號表示低電平觸發表示輸出Q的取反工作原理0111001初態（或稱為舊態，原態）次態（或稱為新態）置位端觸發器置1態或置位4.2SR鎖存器101100復位端置0態或復位110011111100保持原態或存儲狀態4.2SR鎖存器0011禁態1111？？不定態4.2SR鎖存器邏輯功能表簡化功能表狀態轉換圖4.2SR鎖存器邏輯功能表禁態禁態禁態不定態4.2SR鎖存器由與非門構成的集成四基本RS觸發器芯片74HC279簡介管腳圖功能表4.2SR鎖存器4.1.2或非門構成的基本RS觸發器電路邏輯符號高電平有效4.2SR鎖存器SR鎖存器的特點總結：（1）有兩個互補的輸出端，有兩個穩定的狀態。（2）有復位（Q=0）、置位（Q=1）、保持原狀態三種功能。（3）R為復位輸入端，S為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發器的結構。（4）由于反饋線的存在，無論是復位還是置位，有效信號只需要作用很短的一段時間，即“一觸即發”。在任何時刻，輸入都能直接改變輸出的狀態。4.2SR鎖存器4.3電平觸發的觸發器在數字系統中，常常要求有一個同步信號來控制，這個控制信號叫做時鐘信號（Clock），簡稱時鐘，用CLK表示。給觸發器加一個時鐘控制端CP，只有在CP端上出現時鐘脈沖時，觸發器的狀態才能改變。這種觸發器稱為同步觸發器。4.3電平觸發的觸發器一、電路結構與工作原理圖5.3.1所示為電平觸發SR觸發器（同步SR觸發器）的基本電路結構及圖形符號。圖5.3.1基本SR鎖存器輸入控制門只有在CLK＝1時，SR才能起作用二、工作原理1.CLK＝0此時門G3和G4被封鎖，輸出為高電平。對于由G1和G2構成的SR鎖存器，觸發器保持原態，即Q*=Q0112.CLK＝1此時門G3和G4開啟，觸發器輸出由S和R決定。a.S=0,R=010011Q*=Q4.3電平觸發的觸發器b.S=0,R=10111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=

1(禁態）4.3電平觸發的觸發器其功能如表5.3.1所示00XX011XX01100110011011*1111*011011100111101100100014.3電平觸發的觸發器功能表4.3電平觸發的觸發器狀態轉換圖4.3電平觸發的觸發器時序圖4.3電平觸發的觸發器特性方程時鐘觸發器除了用功能表、狀態轉化圖和時序圖描述邏輯功能外，還可以利用特性方程。觸發器的特性方程就是其輸出次態與觸發器的輸入端數據和輸出初態的邏輯關系式。4.3電平觸發的觸發器三、電平觸發方式的動作特點：①在CLK＝0期間，SR鎖存器的不變化。只有CLK=1期間，S和R的信號都能通過引導門G3和G4門，從而使得觸發器置成相應的狀態；②在CLK＝1的全部時間里S和R的變化都將引起觸發器輸出端狀態的變化。在CLK回到0以后，觸發器保存的是CLK回到0以前瞬間的狀態。這種在CLK由“0”到“1”整個正脈沖期間觸發器動作的控制方式稱為電平觸發方式。4.3電平觸發的觸發器圖5.3.2無小圓圈表示高電平控制在某些應用場合，有時需要在時鐘CLK到來之前，先將觸發器預置成制定狀態，故實際的同步SR觸發器設置了異步置位端S

D和異步復位端R

D，其電路及圖形符號如圖5.3.2所示小圓圈表示低電平有效當CLK＝0情況下，S

D

＝0，R

D＝1，Q＝1；

S

D＝1，R

D＝0，Q＝0。不用設置初態時，S

D＝R

D＝14.3電平觸發的觸發器例4.3.1對于同步SR觸發器，電路、時鐘及輸入端波形如圖4.3.3所示，若Q

＝0，試畫出Q和Q

的波形。解：輸出波形如圖5.3.3所示圖4.3.34.3電平觸發的觸發器4.3電平觸發的觸發器對于同步SR觸發器，電路、時鐘及輸入端波形如圖，若初始化Q

＝0，試畫出Q和Q

的波形。由于在CP=1期間，G3、G4門都是開著的，都能接收R、S信號，所以，如果在CP=1期間R、S發生多次變化，則觸發器的狀態也可能發生多次翻轉。在一個時鐘脈沖周期中，觸發器發生多次翻轉的現象叫做空翻。

有效翻轉

空翻4.3電平觸發的觸發器4.4脈沖觸發的觸發器為了避免空翻現象，提高觸發器工作的可靠性，希望在每個CLK期間輸出端的狀態只改變一次，則在電平觸發的觸發器的基礎上設計出脈沖觸發的觸發器。一、電路結構與工作原理脈沖觸發的SR觸發器是由兩個同樣的電平觸發SR觸發器組成1.脈沖觸發的SR觸發器（主從SR觸發器）（Master－SlaveSRFlip－Flop）：圖4.4.2其圖形符號如圖5.4.2所示表示延遲輸出圖4.4.1典型電路結構形式如圖4.4.1所示。由G5～G8構成主觸發器，由G1～G4構成從觸發器，它們通過時鐘連在一起，CLK從＝CLK

4.4脈沖觸發的觸發器注意：主從觸發器的狀態相同010110104.4脈沖觸發的觸發器工作原理①CLK=00111主觸發器保持狀態不變，從觸發器也保持原態不變4.4脈沖觸發的觸發器②

CLK=11011主觸發器狀態隨輸入S、R改變，但從觸發器保持原態不變4.4脈沖觸發的觸發器③

CLK=1→CLK=01→

00→

111主觸發器狀態不變，從觸發器狀態與主觸發器新態相同4.4脈沖觸發的觸發器主從RS觸發器的特性表如表4.4.1所示，和電平觸發的SR觸發器相同，只是CLK作用的時間不同表4.4.14.4脈沖觸發的觸發器主從RS觸發器輸出端狀態的改變是在時鐘脈沖下降沿發生的。其功能表、狀態轉換圖、特性方程與同步RS觸發器相同主從觸發器的特點【例1】輸入端S、R和時鐘脈沖CLK的波形如圖所示，加到主從RS的輸入端，設初態為1，畫出主觸發器和從觸發器輸出端的波形。4.4脈沖觸發的觸發器解：禁態不定態4.4脈沖觸發的觸發器注：主從RS觸發器克服了同步RS觸發器在CP＝1期間多次翻轉的問題，但在CLK＝1期間，主觸發器的輸出仍會隨輸入的變化而變化，且仍存在不定態，輸入信號仍遵守SR＝0.2主從JK觸發器：為了使主從RS觸發器在S＝R＝1時也有確定的狀態，則將輸出端Q和Q

反饋到輸入端，這種觸發器稱為JK觸發器（簡稱JK觸發器）。實際上這對反饋線通常在制造集成電路時內部已接好。4.4脈沖觸發的觸發器圖4.4.5為主從JK觸發器電路及其圖形符號電路圖5.4.54.4脈沖觸發的觸發器電路4.4脈沖觸發的觸發器1．主從JK觸發器的工作原理①J=K=00011保持原態：4.4脈沖觸發的觸發器②

J=0，K=101100011110100001保持原態翻轉11110置0態4.4脈沖觸發的觸發器③

J=1，K=0100001111010翻轉保持原態1101011001置1態4.4脈沖觸發的觸發器④

J=1，K=1110001111010翻轉翻轉110101100101001計數狀態4.4脈沖觸發的觸發器2．主從JK觸發器的功能表、狀態轉換圖和時序圖功能表簡化功能表狀態轉換圖4.4脈沖觸發的觸發器主從JK觸發器芯片74HC72簡介管腳圖功能表邏輯符號置位端復位端4.4脈沖觸發的觸發器例

已知主從JK觸發器J、K的波形如圖所示，畫出輸出Q的波形圖（設初始狀態為0）。4.4脈沖觸發的觸發器由此看出，主從JK觸發器在CP=1期間，主觸發器只變化（翻轉）一次，這種現象稱為一次變化現象。4.4脈沖觸發的觸發器01011100110二、脈沖觸發方式的動作特點1.分兩步動作：第一步在CLK＝1時，主觸發器受輸入信號控制，從觸發器保持原態；第二步在CLK

到達后，從觸發器按主觸發器狀態翻轉，故觸發器輸出狀態只改變一次

。CLK

到達時從觸發器的狀態不一定能按此刻輸入信號的狀態來確定，而必須考慮整個CLK＝1輸入信號的變化過程。2.因為主從JK觸發器收到反饋回來的輸出端的影響，在CLK＝1期間，主觸發器只可能翻轉一次，一旦翻轉了就不會翻回來。但主從SR觸發器在CLK＝1期間S、R多次改變時主觸發器會多次翻轉。4.4脈沖觸發的觸發器例已知主從JK觸發器J、K的波形如圖所示，畫出輸出Q的波形圖（設初始狀態為0）。在畫主從觸發器的波形圖時，應注意以下兩點：（1）觸發器的觸發翻轉發生在時鐘脈沖的觸發沿（2）判斷觸發器次態的依據是整個CLK＝1輸入信號的變化過程4.4脈沖觸發的觸發器例5.4.2如圖5.4.7所示的主從JK觸發器電路中，已知CLK、J、K的波形如圖5.2.8所示，試畫出輸出端Q和Qˊ

的波形。解：輸出波形如圖5.4.8a所示圖5.4.74.4脈沖觸發的觸發器4.5邊沿觸發器由于主從JK觸發器存在一次變化問題，所以抗干擾能力差。為了提高觸發器工作的可靠性，希望觸發器的次態（新態）僅決定于CLK的下降沿（或上升沿）到達時刻的輸入信號的狀態，與CLK的其它時刻的信號無關。這樣出現了各種邊沿觸發器。現在有利用CMOS傳輸門的邊沿觸發器、維持阻塞觸發器、利用門電路傳輸延遲時間的邊沿觸發器以及利用二極管進行電平配置的邊沿觸發器等等幾種。一、電路結構和工作原理1、用兩個電平觸發D觸發器組成的邊沿觸發器電路如圖5.5.1所示，其中FF1和FF2都是電平觸發的D觸發器，它們之間也是通過時鐘相連。圖5.5.1圖5.3.54.5邊沿觸發器4.5邊沿觸發器Qn+1RS功能Qn

0101輸出狀態同S狀態1101

1010輸出狀態同S狀態0001111101××不定0000保持0101工作原理：①當CLK＝0，FF2觸發器狀態不變，FF1輸出狀態與D相同；010101②當CLK＝1，即，觸發器FF1狀態與前沿到來之前的D狀態相同并保持（因為CLK1＝0）。而與此同時，FF2輸出Q的狀態被置成前沿到來之前的D的狀態，而與其它時刻D的狀態無關。4.5邊沿觸發器二、動作特點：輸出端狀態的轉換發生在CLK的上升沿或下降沿到來時刻，而且觸發器保存下來的狀態僅僅決定CLK上升沿或下降沿到達時的輸入狀態，而與此前后的狀態無關。邊沿觸發器的共同動作特點是觸發器的次態僅取決于CP信號的上升沿或下降沿到達時輸入的邏輯狀態，故有效地提高了觸發器的抗干擾能力。4.5邊沿觸發器例已知邊沿D觸發器的輸入波形，畫出輸出波形圖。解：在波形圖時，應注意以下兩點：（1）觸發器的觸發翻轉發生在CP的上升沿。（2）判斷觸發器次態的依據是CP上升沿前一瞬間輸入端D的狀態。4.5邊沿觸發器注：邊沿觸發器也有JK觸發器，如利用傳輸時間的邊沿觸發器就是邊沿JK觸發器，它是在CLK的下降沿動作的。其邏輯符號和特性表如圖5.5.6所示。4.5邊沿觸發器例5.5.1試畫出圖5.5.4(a)所示電路的Q1和Q2的波形。設各觸發器初態為01DQQ￠C1CLK1DQC1R￠DAQ1(a)電路Q2Q￠CLK0tA0t(b）波形4.5邊沿觸發器1DQQ￠C1CLK1DQC1R￠DAQ1(a)電路Q2Q￠CLK0tA0t0tQ10t(b）波形Q24.5邊沿觸發器4.6觸發器的邏輯功能及其描述方法觸發器按邏輯功能的分類觸發器的描述方法：特性表、特性方程和狀態轉換圖。按照邏輯功能觸發器可分為SR觸發器、JK觸發器、D觸發器、T觸發器（T

觸發器）。4.6觸發器的邏輯功能及其描述方法一、SR觸發器1.特性表：Qn+1RS功能Qn

0101輸出狀態同S狀態1101

1010輸出狀態同S狀態0001111101××不定0000保持0101圖為SR觸發器的邏輯符號2.特性方程：由特性表則可寫出觸發器輸出端的方程為SR觸發器的特性方程。4.6觸發器的邏輯功能及其描述方法Qn+1RS功能Qn特性表

0101輸出狀態同S狀態1101

1010輸出狀態同S狀態0001111101××不定0000保持0101圖5.6.1被稱為稱為SR觸發器的狀態轉換圖。3.狀態轉換圖：將觸發器的特性表用圖形方式表現出來，即為狀態轉換圖圖5.6.14.6觸發器的邏輯功能及其描述方法Qn+1RS功能Qn

0101輸出狀態同S狀態1101

1010輸出狀態同S狀態0001111101××不定0000保持0101二、JK觸發器4.6觸發器的邏輯功能及其描述方法Qn+1JK功能Qn

0101輸出狀態同J狀態0001

1010輸出狀態同J狀態1101111101100000保持0101Qn=Qn1.特性表：圖為JK觸發器的邏輯符號2.特性方程：由特性表可得輸出端卡諾圖為表5.6.21111特性方程為4.6觸發器的邏輯功能及其描述方法3.狀態轉換圖：由特性表可得狀態轉換圖如圖5.6.3所示圖5.6.3表5.6.24.6觸發器的邏輯功能及其描述方法5.6觸發器的邏輯功能及其描述方法三、T觸發器1.特性表：圖為T觸發器的邏輯符號圖5.6.63.狀態轉換圖：由特性表可得狀態轉換圖如圖5.6.5所示圖5.6.52.特性方程：由特性表可得5.6觸發器的邏輯功能及其描述方法當T觸發器輸入端接固定高電平（即T恒等于1），則稱為T’觸發器。5.6觸發器的邏輯功能及其描述方法四、D觸發器1.特性表：圖為D觸發器的邏輯符號圖5.5.83.狀態轉換圖：由特性表可得狀態轉換圖如圖5.6.7所示圖5.6.