全國高等職業學校電類專業教材數字電子技術數字電子技術(第三版)

組裝與測試寄存器任務5課題四

組裝與測試時序邏輯電路組裝與測試集成十進制加/減可逆計數器任務4組裝與測試集成二進制加法計數器任務2分析和測試給定的時序邏輯電路任務1組裝與測試集成二進制加/減可逆計數器任務3分析和測試給定的時序邏輯電路任務11.能說明時序邏輯電路的分析步驟。2.能對給定的時序邏輯電路進行分析,確定其邏輯功能。3.能正確識別74LS112、74LS08的管腳并說明其邏輯功能。4.能運用74LS112、74LS08等組裝2位加/減法計數器,并測試和分析2位加/減法計數器的邏輯功能。學習目標任務1分析和測試給定的時序邏輯電路

對給定的時序邏輯電路進行分析,確定電路的邏輯功能,即確定在輸入信號和時鐘脈沖信號共同作用下輸出狀態的變化規律,稱為時序邏輯電路的分析。時序邏輯電路按觸發方式可分為“同步”和“異步”兩大類。本任務通過分析和測試2位加/減計數器的邏輯功能來掌握分析時序邏輯電路的方法。任務引入任務1分析和測試給定的時序邏輯電路一、時序邏輯電路的分析步驟分析時序邏輯電路就是根據給定的邏輯電路結構圖,分析該電路輸入與輸出之間的邏輯關系,從而確定電路的邏輯功能?？砂匆韵虏襟E進行。相關知識任務1分析和測試給定的時序邏輯電路(1)分析電路結構(2)寫出方程式(3)求出狀態方程(4)列出狀態轉換表(5)畫出狀態轉換圖與時序圖(6)分析電路邏輯功能相關知識任務1分析和測試給定的時序邏輯電路二、時序邏輯電路邏輯功能分析舉例一分析下圖所示時序邏輯電路的邏輯功能,設初始狀態為Q1Q0=00。相關知識任務1分析和測試給定的時序邏輯電路

三、時序邏輯電路邏輯功能分析舉例二分析如圖所示時序邏輯電路的邏輯功能,設初始狀態為為Q1Q0=00。相關知識一、任務分析本任務要求能進一步熟練識別74LS112、74LS08的管腳排列,并以74LS112、74LS08為主要元件組裝2位加/減法計數器,同時完成2位加/減法計數器邏輯功能的測試和分析。任務1分析和測試給定的時序邏輯電路任務實施二、任務準備1.實訓器材(1)面包板

2塊(2)直流穩壓電源(5V)1臺(3)74LS1122片(4)74LS082片(5)手動脈沖信號發生器1臺(6)發光二極管6只(7)電阻器(220Ω)6個(8)插接線若干(9)集成電路起拔器、鑷子各1個任務1分析和測試給定的時序邏輯電路任務實施二、任務準備2.注意事項(1)插74LS112、74LS08集成塊時,要認清定位標記,不得插反。(2)電源極性不得接錯,要求電源電壓為+5V,因為集成塊要求的電源電壓范圍為4.5~5.5V。任務1分析和測試給定的時序邏輯電路任務實施三、操作步驟任務1分析和測試給定的時序邏輯電路任務實施三、操作步驟1.2位加法計數器邏輯功能測試(1)關閉直流穩壓電源開關,將74LS112、74LS08插入面包板。(2)將+5V電壓接到IC的管腳VCC,將電源負極接到IC的管腳GND。(3)用插接線將邏輯電路的輸出端Q0

、Q1

和Y接電阻器與LED串聯電路。(4)將手動脈沖信號發生器的輸出信號接電路脈沖信號輸入端C1。任務1分析和測試給定的時序邏輯電路任務實施(5)將74LS112的輸入端J、K懸空。

(6)檢查無誤后接通電源。

(7)用插接線將74LS112的直接復位端

接低電平清0,然后再接高電平。

(8)每輸入一個手動脈沖信號下降沿,觀察輸出端Q0

、Q1

的狀態是否加1。(9)當輸出端Q1Q0

的狀態由10變化到11時,進位輸出端Y=1;當輸出端Q1Q0

的狀態由11變化到00時,進位輸出端Y=0,產生下降沿進位信號。任務1分析和測試給定的時序邏輯電路任務實施組裝與測試集成二進制加法計數器任務21.能敘述計數器的種類和常用集成計數器的型號。2.能正確識別集成二進制加法計數器74LS161、74LS163的管腳。3.能敘述集成二進制加法計數器74LS161、74LS163的邏輯功能和工作原理。4.能正確組裝二進制同步加法計數器測試電路,并對其邏輯功能進行測試。學習目標任務2組裝和測試給定的時序邏輯電路計數器是數字系統中應用非常廣泛的一種基本邏輯部件。計數器不僅可以對輸入脈沖信號進行累計計數,實現計量控制,還可以進行定時控制,用作分頻器,產生序列信號和執行數字運算等。本任務通過組裝和測試集成二進制加法計數器來掌握二進制加法計數器的工作原理和應用。任務引入任務2組裝和測試給定的時序邏輯電路一、計數器的種類計數器的種類較多,從不同角度出發,有不同的分類方法。(1)按數字變化規律,計數器可分為加法(遞增)計數器、減法(遞減)計數器和加/減可逆計數器。(2)按計數的進制,計數器可分為二進制計數器、十進制計數器或N(任意)進制計數器。(3)按觸發方式,計數器可分為同步計數器和異步計數器,集成計數器大部分是同步計數器。相關知識任務2組裝和測試給定的時序邏輯電路一、計數器的種類(4)按清零方式,計數器可分為同步清零計數器和異步清零計數器,同步清零計數器在時鐘脈沖到達時刻才能清零,異步清零計數器則不受時鐘脈沖限制。(5)按置入數據的方式,計數器可分為同步置入數據(同步預置)計數器和異步置入數據(異步預置)計數器。同步置入數據計數器在時鐘脈沖到達時刻才能置入數據,異步置入數據計數器則不受時鐘脈沖限制。相關知識任務2組裝和測試給定的時序邏輯電路二、集成二進制加法計數器的管腳及邏輯功能集成4位二進制同步加法計數器74LS161和74LS163的邏輯符號及管腳排列如圖所示。相關知識任務2組裝和測試給定的時序邏輯電路二、集成二進制加法計數器的管腳及邏輯功能集成4位二進制同步加法計數器74LS161和74LS163的邏輯符號及管腳排列如圖4-11所示。1.邏輯管腳相關知識任務2組裝和測試給定的時序邏輯電路二、集成二進制加法計數器的管腳及邏輯功能2.74LS161的邏輯功能74LS161具有異步清零、同步置數、數據保持和加法計數功能,其邏輯功能表見下表相關知識任務2組裝和測試給定的時序邏輯電路三、集成二進制加法計數器的工作原理74LS161是按二進制規律進行加法計數的計數器。74LS161異步清零后,輸出狀態從Q3Q2Q1Q0=0000開始,第1個時鐘脈沖時刻,Q3Q2Q1Q0=0001;第2個時鐘脈沖時刻,Q3Q2Q1Q0

=0010……第9個時鐘脈沖時刻,Q3Q2Q1Q0=1001……第15個時鐘脈沖時刻,Q3Q2Q1Q0=1111;第16個時鐘脈沖時刻,Q3Q2Q1Q0=0000,計數器返回初始狀態,完成一個周期計數過程。其時序圖、狀態轉換圖如圖所示。相關知識任務2組裝和測試給定的時序邏輯電路三、集成二進制加法計數器的工作原理相關知識任務2組裝和測試給定的時序邏輯電路三、集成二進制加法計數器的工作原理4位二進制計數器一個完整的計數周期包括16個計數狀態。如果從Q0輸出,就是二進制計數器;如果從Q1輸出,就是四進制計數器;如果從Q2輸出,就是八進制計數器;如果從Q3輸出,就是十六進制計數器。時鐘脈沖信號和計數器輸出信號Q0、Q1、Q2、Q3的頻率依次降低了二分之一,這就是計數器的分頻作用。例如,設時鐘脈沖信號頻率為16Hz,經過4級分頻后從Q3輸出,頻率為1Hz。相關知識任務2組裝和測試給定的時序邏輯電路

一、任務分析本任務要求能正確識別74LS161、74LS163的管腳排列,分別以74LS161、74LS163為主要元件連接4位二進制同步加法計數器測試電路,并結合手動脈沖信號發生器測試其邏輯功能,實現0000~1111計數。任務實施

二、任務準備1.實訓器材(1)面包板

1塊(2)直流穩壓電源(5V)1臺(3)74LS161、74LS163各1片(4)手動脈沖信號發生器1臺(5)發光二極管5只(6)電阻器(220Ω)5個(7)插接線若干(8)集成電路起拔器、鑷子各1個任務實施三、操作步驟組裝與測試集成二進制加/減可逆計數器任務31.能正確識別集成二進制加/減可逆計數器74LS193的管腳。2.能敘述集成二進制加/減可逆計數器74LS193的邏輯功能和工作原理,分析其加、減法功能電路的區別。3.能正確組裝集成二進制加/減可逆計數器測試電路,并對其邏輯功能進行測試。學習目標任務3組裝和測試集成二進制加/減可逆計數器減法計數器是指每來一個時鐘脈沖信號,計數器的輸出狀態為減1操作。例如,為了幫助司機或行人掌握通過路口的時機,交通信號燈的時間數碼顯示為每秒減1。集成二進制計數器74LS193是同步4位二進制加/減可逆計數器,具有加、減兩個時鐘脈沖輸入端,并具有異步清零和異步置數等功能。

本任務通過組裝與測試集成二進制加/減可逆計數器來掌握二進制加/減可逆計數器的工作原理和應用。任務引入任務3組裝和測試集成二進制加/減可逆計數器一、集成二進制加/減可逆計數器的管腳及邏輯功能集成二進制加/減可逆計數器74LS193的邏輯符號及管腳排列如圖所示。相關知識任務3組裝和測試集成二進制加/減可逆計數器一、集成二進制加/減可逆計數器的管腳及邏輯功能集成二進制加/減可逆計數器74LS193的邏輯符號及管腳排列如圖4-14所示。1.74LS193的管腳CR———異步清零端,高電平有效。LD————異步預置數據控制端,低電平有效。UP———加時鐘脈沖信號輸入端,脈沖上升沿觸發。DOWN———減時鐘脈沖信號輸入端,脈沖上升沿觸發。CO———進位信號輸出端,輸出脈沖上升沿進位信號,可用于加法計數時級聯。BO———借位信號輸出端,輸出脈沖上升沿借位信號,可用于減法計數時級聯。D0、D1、D2、D3———預置數據輸入端。Q0、Q1、Q2、Q3———數據輸出端。相關知識任務3組裝和測試集成二進制加/減可逆計數器

三、時序邏輯電路邏輯功能分析舉例二分析時序邏輯電路的邏輯功能,設初始狀態為Q1Q0=00。相關知識2.74LS193的邏輯功能74LS193具有異步清零、異步置數、數據保持和加/減計數功能,其邏輯功能見表4-6。任務3組裝和測試集成二進制加/減可逆計數器相關知識其邏輯功能說明如下。(1)異步清零。當清零端CR=1時,輸出端Q3Q2Q1Q0=0000。(2)異步置數。當CR=LD=0時,計數器將此前預置于輸入端D3、D2、D1、D0的數碼送輸出端Q3、Q2、Q1、Q0,實現了異步并行置數。(3)數據保持。當加/減脈沖端為穩定電平時,輸出端Q3、Q2、Q1、Q0的狀態保持不變。(4)加法計數。當CR=0、LD=DOWN=1,且UP脈沖上升沿到來時,計數器進行加1計數。(5)減法計數。當CR=0、LD=UP=1,且DOWN脈沖上升沿到來時,計數器進行減1計數。任務3組裝和測試集成二進制加/減可逆計數器相關知識二、集成二進制加/減可逆計數器的工作原理1.加法計數如果時鐘脈沖從UP端輸入,74LS193做加法計數,其時序圖、狀態轉換圖如圖所示。任務3組裝和測試集成二進制加/減可逆計數器2.減法計數如果時鐘脈沖從DOWN端輸入,74LS193做減法計數。一、任務分析本任務主要是以74LS193為主要元件組裝集成二進制加/減可逆計數器并進行功能測試,要求能正確識別74LS193的管腳排列,并通過手動脈沖信號發生器實現0000~1111計數。任務3組裝和測試集成二進制加/減可逆計數器任務實施二、任務準備1.實訓器材(1)面包板2塊(2)直流穩壓電源(5V)1臺(3)74LS1932片(4)手動脈沖信號發生器1臺(5)發光二極管10只(6)電阻器(220Ω)10個(7)插接線若干(8)集成電路起拔器、鑷子各1個任務3組裝和測試集成二進制加/減可逆計數器二、任務準備2.注意事項(1)連接電路之前一定要熟記74LS193的管腳排列及功能,即CR為清零端,LD為置數端,UP為加計數端,DOWN為減計數端,CO、BO分別為加法進位、減法借位輸出端,D0、D1、D2、D3為數據輸入端,Q0、Q1、Q2、Q3為數據輸出端。(2)連接電路,進行加法計數功能測試時,脈沖信號輸出線連接UP端(⑤腳);進行減法計數功能測試時,脈沖信號輸出線連接DOWN端(④腳)。任務3組裝和測試集成二進制加/減可逆計數器三、操作步驟1.集成二進制加/減可逆計數器74LS193加法計數功能測試(1)關閉直流穩壓電源開關,將74LS193插入面包板。

(2)連接加法測試電路。

(3)連接手動脈沖信號發生器

(4)用插接線分別將輸出端Q3~Q0

和進位端CO連接電阻器與LED串聯電路。(5)將LD、DOWN端及數據輸入端D3~D0

懸空。

(6)檢查無誤后接通電源。(7)用插接線將異步清零端CR接高電平,清零后接低電平。(8)手動發出時鐘脈沖,在每個脈沖信號的上升沿時刻,計數器做加1操作,輸出端狀態依次顯示為“0000~1111”。

(9)觀察進位信號CO出現的時刻。任務3組裝和測試集成二進制加/減可逆計數器2.集成二進制加/減可逆計數器74LS193減法計數功能測試(1)關閉直流穩壓電源開關,將74LS193插入面包板。(2)連接減法測試電路(3)連接手動脈沖信號發生器(4)用插接線分別將輸出端和借位端連接電阻器與LED串聯電路。(5)將LD、UP端及數據輸入端D3~D0懸空。(6)檢查無誤后接通電源。(7)用插接線將異步清零端CR接高電平,清零后接低電平。(8)手動發出時鐘脈沖,在每個脈沖信號的上升沿時刻,計數器做減1操作,輸出端狀態依次顯示為“1111~0000”。(9)觀察借位信號BO出現的時刻。(10)完成任務后,按實訓室8S管理要求整理實訓器材、清理實訓場地,最后填寫實訓報告。任務3組裝和測試集成二進制加/減可逆計數器組裝與測試集成十進制加/減可逆計數器任務41.能正確識別集成十進制加/減可逆計數器74LS192的管腳。2.能敘述集成十進制加/減可逆計數器74LS192的邏輯功能和工作原理。3.能用Multisim14.0軟件對集成十進制加/減可逆計數器74LS192的加法計數功能進行仿真測試。4.能正確連接集成十進制加/減可逆計數器74LS192的功能測試電路,并對其邏輯功能進行測試。學習目標任務4組裝和測試集成十進制加/減可逆計數器

集成十進制計數器74LS192是加/減可逆計數器,具有加、減兩個時鐘脈沖輸入端。通常將計數器累計輸入脈沖的最大個數稱為計數器的“?！?常用“M”表示,十進制計數器的模為10。本任務通過組裝與測試集成十進制加/減可逆計數器74LS192來掌握十進制加/減可逆計數器的工作原理和應用。任務引入任務4組裝和測試集成十進制加/減可逆計數器一、集成十進制加/減可逆計數器的管腳及邏輯功能集成十進制加/減可逆計數器74LS192的邏輯符號及管腳排列如圖所示。相關知識任務4組裝和測試集成十進制加/減可逆計數器相關知識任務4組裝和測試集成十進制加/減可逆計數器74LS192具有異步清零、異步置數、數據保持和加/減計數功能,其邏輯功能見下表。二、集成十進制加/減可逆計數器的工作原理1.加法計數如果時鐘脈沖從UP端輸入,74LS192做加法計數,其時序圖、狀態轉換圖如圖所示。相關知識任務4組裝和測試集成十進制加/減可逆計數器

2.減法計數如果時鐘脈沖從DOWN端輸入,則74LS192做減法計數。74LS192異步清零后,輸出狀態從0000開始,即Q3Q2Q1Q0=0000;第1個時鐘脈沖時刻,Q3Q2Q1Q0=1001,同時產生一個脈沖上升沿借位信號;第2個時鐘脈沖時刻,Q3Q2Q1Q0

=1000……第10個時鐘脈沖時刻,Q3Q2Q1Q0

=0000,計數器輸出返回0000的初始狀態,完成一個周期計數過程。相關知識一、任務分析本任務先用Multisim14.0軟件對74LS192十進制加法計數功能進行仿真測試,然后再以七段譯碼器CD4511、共陰極數碼管SM120501K及集成十進制加/減可逆計數器74LS192為主要元件組裝集成十進制加/減可逆計數器功能測試電路,并通過手動脈沖信號發生器實現0~9計數,對其邏輯功能進行測試。任務4組裝和測試集成十進制加/減可逆計數器任務實施二、任務準備1.實訓器材(1)面包板1塊(2)直流穩壓電源(5V)1臺(3)74LS192、CD4511各1片(4)共陰極數碼管SM120501K1只(5)電阻器(470Ω)7個(6)手動脈沖信號發生器1臺(7)插接線若干(8)集成電路起拔器、鑷子各1個(9)Multisim14.0仿真測試平臺1套任務4組裝和測試集成十進制加/減可逆計數器二、任務準備(1)連接加法和減法計數功能測試電路時,注意脈沖信號輸出線連接74LS192的管腳不同,分別是UP端和DOWN端。(2)手動脈沖信號發生器的頻率越高,數碼管逐個顯示字符的切換速度就越快,因此,為便于觀察數碼管顯示字符的變化效果,需要多次調整手動脈沖信號發生器的頻率。任務4組裝和測試集成十進制加/減可逆計數器三、操作步驟1.集成十進制加/減可逆計數器74LS192加法計數功能仿真測試任務4組裝和測試集成十進制加/減可逆計數器三、操作步驟2.集成十進制加/減可逆計數器74LS192加法計數功能測試任務4組裝和測試集成十進制加/減可逆計數器三、操作步驟3.集成十進制加/減可逆計數器74LS192減法計數功能測試同理,連接集成十進制加/減可逆計數器74LS192減法計數功能測試電路。集成十進制加/減可逆計數器74LS192減法計數功能測試電路脈沖信號輸出線連接74LS192的DOWN端,將UP端懸空,其他連接同加法計數功能測試電路。連接無誤并清零后,手動發出時鐘脈沖,在每個脈沖信號的上升沿時刻,數碼管逐個顯示字符“9~0”。完成任務后,按實訓室8S管理要求整理實訓器材、清理實訓場地,最后填寫實訓報告。任務4組裝和測試集成十進制加/減可逆計數器組裝與測試寄存器任務51.能敘述數據寄存器的基本功能和工作原理。2.能正確識別集成數據寄存器74LS174和集成雙向移位寄存器74LS194的管腳并說明其邏輯功能。3.能用Multisim14.0軟件對集成數據寄存器74LS174和集成雙向移位寄存器74LS194的邏輯功能進行仿真測試。4.能正確連接集成數據寄存器74LS174和集成雙向移位寄存器74LS194的功能測試電路,并對其邏輯功能進行測試。學習目標任務5組裝和測試寄存器寄存器是數字邏輯電路中非常重要的時序邏輯部件,用來存放指令、運算結果及數碼,以便系統隨時調用。寄存器通常由具有存儲功能的多位觸發器構成。按照存取數據方式的不同,寄存器可分為數據寄存器和移位寄存器兩大類。任務引入任務5組裝和測試寄存器一、數據寄存器的基本功能通常,數據寄存器應具有以下4種基本功能。(1)預置:在接收數據前對整個寄存器的狀態置0(復位清零)。(2)接收數據:在時鐘脈沖信號的作用下,將外部輸入數據接收到寄存器中。(3)保存數據:寄存器接收數據后,只要不出現置0或接收新的數據,寄存器應保持原數據不變。(4)輸出數據:在輸出信號的作用下,寄存器中的數據通過輸出端輸出。相關知識任務5組裝和測試寄存器二、數據寄存器的工作原理如圖所示為4位并行數據寄存器。電路由4個D觸發器構成,CP為上升沿有效的時鐘脈沖信號,所有D觸發器的CP輸入端連接在一起,所以是同步數據寄存器。4個D觸發器的復位端RD連接在一起,可同時置0。D3~D0為寄存器的并行數據輸入端,Q3~Q0為并行數據輸出端。相關知識任務5組裝和測試寄存器數據寄存器的工作原理如下1.置02.接收數據3.保存數據4.輸出數據寄存器的4個輸出端并行排列,所以4位數據可以同時并行輸出。相關知識任務5組裝和測試寄存器

三、集成數據寄存器74LS174集成數據寄存器74LS174的邏輯符號和管腳排列如圖所示。74LS174有公共清零端CR和公共時鐘脈沖端CP,內部包含6個D觸發器,Dn、Qn分別為數據輸入端和輸出端,在時鐘脈沖信號作用下,可以并行輸入或并行輸出6位數據。四、集成雙向移位寄存器74LS194集成雙向移位寄存器74LS194的邏輯符號和管腳排列如圖所示。一、任務分析本任務主要是分別利用Multisim14.0仿真平臺和實物硬件測試集成數據寄存器74LS174、集成雙向移位寄存器74LS194的功能,識別集成數據寄存器74LS174、集成雙向移位寄存器74LS194的管腳,進一步了解其邏輯功能和應用。任務5組裝和測試寄存器任務實施二、任務準備1.實訓器材(1)面包板1塊(2)直流穩壓電源(5V)1臺(3)74LS174、74LS194各1片(4)發光二極管10只(5)電阻器(220Ω)10個(6)手動脈沖信號發生器1臺(7)插接線若干(8)集成電路起拔器、鑷子各1個(9)Multisim14.0仿真平臺1套任務5組裝和測試寄存器二、任務準備2.注意事項(1)在測試74LS174、74LS194的邏輯功能時,電源的正極、負極分別接到芯片的管腳16腳和管腳⑧。(2)74LS194和CD40194都是四位雙向通用移位寄存器,兩者功能相同,在使用過程中可以互換使用,但一定要注意兩者的工作電源電壓不同,74LS194要求電源電壓為5V,CD40194要求電源電壓為3~18V。(3)雙向移位寄存器74LS194具有左移、右移、保持、復位和置數等功能,要對M1和M0進行設置,從而實現其不同的功能。任務5組裝和測試寄存器三、操作步驟1.集成數據寄存器74LS174邏輯功能仿真測試任務5組裝和測試寄存器三、操作步驟2.集成數據寄存器74LS174邏輯功能測試(1)關閉穩壓電源開關,將集成電路塊74LS174插入面包板。(2)連接IC的相關管腳。(3)將手動脈沖信號發生器連接+5V電源,脈沖信號輸出線連接74LS174的管腳⑨。(4)用插接線將寄存器的數據輸出端連接電阻器與LED串聯電路。(5)接通穩壓電源開關,開始測試。(6)低電平清零后將異步清零端接高電平。(7)用插接線將寄存器的數據輸入端接入不同的高、低電平。(8)手動發出一個脈沖信號,在脈沖信號的上升沿時刻,寄存器輸出狀態應等于其輸入狀態。重復操作第(7)和(8)步。(9)分析測試結果與集成數據寄存器74LS174的邏輯功能是否一致。任務5組裝和測試寄存器三、操作步驟3.集成雙向移位寄存器74LS194邏輯功能仿真測試任務5組裝和測試寄存器謝謝全國高等職業學校電類專業教材數字電子技術數字電子技術(第三版)課題五

組裝與測試555時基電路和石英晶體多諧振蕩器電路組裝與測試石英晶體秒脈沖振蕩器任務4組裝與測試555施密特觸發器任務2組裝與測試555延時控制電路任務1組裝與測試555時鐘脈沖信號發生器任務3組裝與測試555延時控制電路任務11.能說明555集成電路各管腳功能及內部結構。2.能根據555集成電路輸出和輸入的邏輯規律,分析其工作原理及功能。3.能分析555延時接通控制電路的結構及其工作原理,計算延時時間。4.能分析555延時斷開控制電路的結構及其工作原理。5.能正確組裝555延時控制電路,并測試其實際延時時間。學習目標任務1組裝與測試555延時控制電路

在實際生產中,經常遇到時間控制問題,如電動機的延時啟動或延時停止控制等,以555集成電路芯片為核心構成的時間繼電器在電氣控制設備中應用十分廣泛。555延時控制測試電路如右圖所示。任務引入任務1組裝與測試555延時控制電路一、555集成電路的結構在數字系統中,把具有定時功能的電路稱為定時器或時基電路。555集成電路通常采用雙列直插式封裝,其邏輯符號和管腳排列如圖所示,管腳號按逆時針方向排列,左上角為管腳①。相關知識任務1組裝與測試555延時控制電路二、555集成電路的工作原理555集成電路的工作狀態取決于電壓比較器C1和C2的狀態,兩個比較器的輸出電壓控制RS觸發器和放電三極管的狀態。相關知識任務1組裝與測試555延時控制電路三、555構成的延時接通控制電路應用555集成電路構成的延時接通控制電路如圖a所示。圖中,K為直流12V繼電器線圈,VD為鉗位二極管,用以吸收線圈斷電時產生的感應電動勢,起保護555輸出級的作用。如用直流繼電器的常開觸點作為控制負載燈HL的開關,則555電路通電后需要經過一段延時時間,負載燈HL才能通電點亮。任務1組裝與測試555延時控制電路在圖5-4a所示電路中,C1=47μF,RP=10MΩ,R1=2MΩ,求延時時間tW。解:當RP=0時,tW1=1.1R1C1=1.1×2×47s=103.4s。當RP=10MΩ時,tW2=1.1(R1+RP)C1=1.1×(2+10)×47s=620.4s。通過調整電位器的阻值,555延時電路的延時時間范圍為103.4~620.4s。任務1組裝與測試555延時控制電路四、555構成的延時斷開控制電路應用555集成電路構成的延時斷開控制電路如圖所示。工作原理與延時時間的計算與延時接通控制電路相同。任務1組裝與測試555延時控制電路一、任務分析NE555采用CMOS工藝制造,NE555時基電路的封裝形式有兩種,一種是DIP雙列直插8腳封裝,另一種是SOP-8小型(SMD)封裝。本任務的主要內容是組裝555延時控制電路,要求能正確識別555集成電路的管腳排列,測試其實際延時時間,并與計算的理論延時時間進行對比,分析存在誤差的原因。任務1組裝與測試555延時控制電路任務實施二、任務準備1.實訓器材(1)面包板1塊(2)直流穩壓電源(5V)

1臺(3)555集成電路1片(4)電阻器(100kΩ)1個(5)電阻器(470Ω)2個(6)電位器(1MΩ)1個(7)電容器(10μF、0.01μF)各1個(8)發光二極管2只(9)插接線若干(10)集成電路起拔器、鑷子各1個任務1組裝與測試555延時控制電路二、任務準備2.注意事項(1)組裝前要根據材料清單核對元器件的數量、規格和型號。(2)組裝前要檢測各元器件。(3)其他注意事項參見課題一和課題二的相關任務。任務1組裝與測試555延時控制電路三、操作步驟(1)根據教材圖5–1中元器件參數計算理論延時時間。(2)關閉直流穩壓電源開關,將555集成電路等元器件插入面包板,按教材圖5-1連接電路。

(3)將+5V電壓接到555集成電路,將電源負極接到555集成電路的①腳。(4)根據教材中表5-2的要求將電位器阻值調到最小或最大。

(5)接通電源開關時開始計時,此時LED2亮、LED1滅。

(6)當LED1亮、LED2滅時,說明延時時間到,將實際延時時間填入表5-2中。

(7)將理論延時時間與實際延時時間做比較,如果相差較多,應找出原因。(8)完成任務后,按實訓室8S管理要求整理實訓器材、清理實訓場地,填寫實訓報告。

任務1組裝與測試555延時控制電路組裝與測試555施密特觸發器任務21.能敘述施密特觸發器的電壓轉移特性。2.能分析用555集成電路構成的施密特觸發器的工作原理。3.能認識用555集成電路構成的門檻電壓可調的施密特觸發器。4.能分析TTL邏輯電壓檢測器的工作原理。5.能分析施密特觸發器回差電壓測試電路的工作原理。6.能使用施密特觸發器回差電壓測試電路測量門檻電壓與回差電壓。學習目標任務2組裝與測試555施密特觸發器施密特觸發器有兩個顯著的特點:一是輸入信號上升和下降過程中,引起輸出信號狀態變換的輸入電平是不同的,其差值稱為回差電壓;二是輸出電壓波形的邊沿很陡,可以得到理想的矩形脈沖。由于以上兩個特點,施密特觸發器在信號變換、整形、幅度鑒別以及自動控制方面得到了廣泛應用。任務引入任務2組裝與測試555施密特觸發器一、施密特觸發器的電壓轉移特性在電壓轉移特性曲線中,存在著兩個不同的門限轉換電壓。

輸出由高電壓轉換為低電壓的臨界輸入電壓稱為上門檻電壓U+;輸出由低電壓轉換為高電壓的臨界輸入電壓稱為下門檻電壓U-。通常U+>U-,上門檻電壓U+與下門檻電壓U-的差值稱為回差電壓。相關知識任務2組裝與測試555施密特觸發器二、用555集成電路構成的施密特觸發器相關知識任務2組裝與測試555施密特觸發器用555集成電路構成的施密特觸發器如圖a所示,將555集成電路的低電平觸發端②腳與高電平觸發端⑥腳連在一起,作為外加輸入信號ui的輸入端,③腳為輸出信號端。三、用555集成電路構成的門檻電壓可調的施密特觸發器相關知識任務2組裝與測試555施密特觸發器利用外部電路可以改變施密特觸發器的門檻電壓和回差電壓,如圖所示為用555集成電路構成的門檻電壓可調的施密特觸發器。四、應用舉例———TTL邏輯電壓檢測器若在555集成電路的輸出端與直流電源之間和輸出端與地之間分別接入一個電阻器和一個發光二極管,并將②腳和⑥腳連在一起作為檢測探頭,就構成了TTL邏輯電壓檢測器,如圖所示。

當檢測點為低電平時,輸出端③腳輸出高電平,綠色發光二極管亮;當檢測點為高電平時,輸出端③腳輸出低電平,紅色發光二極管亮。相關知識任務2組裝與測試555施密特觸發器

一、任務分析本任務主要是使用555集成電路等元器件組裝施密特觸發器回差電壓測試電路,如圖所示,并對其上門檻電壓和下門檻電壓進行測試,從而計算出電路的回差電壓,最后將實測值與理論值進行比較,若兩者相差較大,分析產生誤差的原因。任務實施任務2組裝與測試555施密特觸發器二、任務準備1.實訓器材(1)555集成電路1片(2)面包板1塊(3)直流穩壓電源(9V)1臺(4)萬用表1塊(5)電容器(0.01μF)1個(6)電位器(10kΩ)1個(7)電阻器(1kΩ)1個(8)發光二極管1只(9)插接線若干(10)集成電路起拔器、鑷子各1個任務2組裝與測試555施密特觸發器三、操作步驟(1)關閉穩壓電源開關,將555集成電路等元器件插入面包板。(2)將+9V電壓接到555集成電路的④腳和⑧腳,將電源負極接到555集成電路的①腳。(3)將0.01μF電容器接到555集成電路的⑤腳和地之間。(4)將電位器接到電源和地之間,中間抽頭接到555集成電路的⑥腳和②腳。(5)將發光二極管和電阻器接到555集成電路的③腳和①腳之間。(6)接通穩壓電源開關,用萬用表的直流電壓擋測量555集成電路⑥腳和②腳的對地電壓。緩慢改變電位器的阻值,觀察發光二極管的發光情況,進行記錄,計算出電路的回差電壓。(7)將理論值與實測值做比較,如果相差較多,應找出原因。(8)完成任務后,按8S管理要求整理實訓器材、清理實訓場地,填寫實訓報告。任務2組裝與測試555施密特觸發器組裝與測試555時鐘脈沖信號發生器任務31.能敘述用555集成電路構成的多諧振蕩器的電路結構及特點。2.能敘述用555集成電路構成的多諧振蕩器的工作原理。3.能正確計算多諧振蕩器的振蕩周期、占空比等。4.能使用Multisim14.0仿真軟件進行555多諧振蕩器仿真測試。5.能正確利用555集成電路組裝時鐘脈沖信號發生器并測試其功能。學習目標任務3組裝與測試555時鐘脈沖信號發生器在時序邏輯電路中,時鐘脈沖信號起著重要的同步作用,可利用555集成電路來組裝一個如圖所示的時鐘脈沖信號發生器。任務引入任務3組裝與測試555時鐘脈沖信號發生器一、用555集成電路構成的多諧振蕩器電路相關知識任務3組裝與測試555時鐘脈沖信號發生器多諧振蕩器是一種能夠自動產生矩形波的電路,因為在矩形波中包含了多次諧波成分,故稱為多諧振蕩器。用555集成電路構成的多諧振蕩器如圖a所示,電容器兩端的電壓uC和輸出端電壓uo的波形圖如圖b所示?！纠吭OR1=5.1kΩ,R2

=51kΩ,C=10μF,計算如圖所示多諧振蕩器的振蕩周期、頻率和占空比。解:相關知識任務3組裝與測試555時鐘脈沖信號發生器一、任務分析本任務主要用Multisim14.0軟件對555多諧振蕩器進行仿真測試,同時,用實物組裝如圖所示555時鐘脈沖信號發生器并進行測試。任務3組裝與測試555時鐘脈沖信號發生器任務實施二、任務準備1.實訓器材(1)面包板1塊(2)直流穩壓電源(5V)1臺(3)555集成電路1片(4)電容器(0.01μF、10μF)各1個(5)電位器(100kΩ)1個(6)電阻器(10kΩ、470Ω)各1個(7)發光二極管1只(8)集成電路起拔器、鑷子各1個(9)Multisim14.0仿真平臺1套任務3組裝與測試555時鐘脈沖信號發生器三、操作步驟任務3組裝與測試555時鐘脈沖信號發生器任務實施組裝與測試石英晶體秒脈沖振蕩器任務41.能敘述石英晶體振蕩器的工作原理。2.能敘述CD4060的管腳排列和內部結構。3.能使用Multisim14.0仿真軟件進行石英晶體多諧振蕩器仿真測試。4.能正確使用CD4060等元器件組裝石英晶體秒脈沖振蕩器,并測試其功能。學習目標任務4組裝與測試石英晶體秒脈沖振蕩器在各類電子設備中為了保證計時準確,通常采用石英晶體制作的多諧振蕩器。利用石英晶體產生穩定的高頻信號,經過多級分頻后可以得到頻率精確度和穩定度較高的脈沖信號。在圖所示石英晶體秒脈沖振蕩器電路中,CD4060的輸出頻率為2Hz,將JK觸發器74LS112接成T′觸發器進行2分頻,便得到1Hz的秒脈沖信號。任務引入任務4組裝與測試石英晶體秒脈沖振蕩器一、石英晶體振蕩器石英晶體振蕩器是利用石英晶體的壓電效應制成的一種電諧振元件。石英晶體按一定的方式切割下來的薄片,稱為石英晶片,在晶片的兩個相對面裝上一對金屬板,就構成了石英晶體。不同尺寸、不同形狀的石英晶體具有不同的固有諧振頻率。相關知識任務4組裝與測試石英晶體秒脈沖振蕩器二、14級二進制計數器/分頻器/振蕩器CD4060CMOS集成電路CD4060的管腳排列、內部結構框圖和外部接線如圖所示。CD4060是14級二進制計數器/分頻器/振蕩器,內部振蕩電路與外接石英晶振、電阻器、電容器共同組成諧振頻率為32768Hz的多諧振蕩器,并進行14級2分頻,從Q14端輸出頻率為2Hz的脈沖信號。任務4組裝與測試石英晶體秒脈沖振蕩器相關知識任務4組裝與測試石英晶體秒脈沖振蕩器一、任務分析本任務主要用Multisim14.0軟件對石英晶體多諧振蕩器進行仿真測試,同時以CD4060為主要元件組裝石英晶體秒脈沖振蕩器并進行測試,要求能正確識別CD4060的管腳排列、內部結構,能實現發光二極管的秒脈沖頻率閃爍。任務4組裝與測試石英晶體秒脈沖振蕩器任務實施二、任務準備1.實訓器材(1)面包板1塊(2)直流穩壓電源(5V)1臺(3)CD40601片(4)74LS1121片(5)電阻器(2MΩ、220Ω)各1個(6)發光二極管1只(7)石英晶體(晶振32768Hz)1個(8)插接線若干(9)集成電路起拔器、鑷子各1個任務4組裝與測試石英晶體秒脈沖振蕩器二、任務準備2.注意事項石英晶體的石英片很薄又很脆,忌受到劇烈振動。如果石英晶體不慎掉到地上,容易將其內部的晶體振壞。三、操作步驟任務4組裝與測試石英晶體秒脈沖振蕩器謝謝全國高等職業學校電類專業教材數字電子技術數字電子技術(第三版)課題六

半導體存儲器和可編程邏輯器件的應用ROM的應用及讀寫測試任務2利用FPGA開發板實現流水燈功能任務1認識隨機存儲器RAM任務3利用FPGA開發板實現流水燈功能任務11.能敘述FPGA的特點及用途。2.能說明VerilogHDL的基本語法。3.能認識Quartus的開發環境及FPGA的開發基本流程。4.能正確使用FPGA開發板的硬件資源。5.能正確下載FPGA程序。6.能利用FPGA開發板及Quartus軟件實現流水燈控制。學習目標任務一認識數制與數制轉換

流水燈就是讓一排LED在一定時間內先后點亮并循環往復,可以由JK觸發器、D觸發器和3線-8線譯碼器構成一個流水燈數字電路實現,也可以利用FPGA開發板實現。任務引入任務一認識數制與數制轉換一、現場可編程門陣列現場可編程門陣列(fieldprogrammablegatearray,FPGA)屬于高密度可編程邏輯器件,即可編程芯片。相對于中小規模數字電路系統,FPGA是作為專用集成電路領域半定制電路而出現的,克服了之前可編程器件門電路數有限的缺點。FPGA芯片主要由輸入/輸出單元、邏輯陣列塊和內部連接線三部分組成。FPGA通過模擬CPU、GPU等硬件進行各種并行運算,與目標硬件的高速接口互連。用戶可以通過編程,實現定制化的功能需要。相關知識任務一認識數制與數制轉換二、VerilogHDLVerilog是一種硬件描述語言(hardwaredescriptionlanguage,HDL),既不同于匯編語言這種底層語言,又不同于C語言這種面向過程的語言。任務一認識數制與數制轉換modulemux1(X,Y,C,Z);//定義模塊,模塊名為mux1inputX,Y,C;//定義輸入端口為X,Y,CoutputZ;

//定義輸出端口為ZassignZ=(C==0)?X∶Y;

//輸出信號,C為0時,選擇X輸出;C為1時,選擇Y輸出endmodule

//結束程序三、FPGA實現流水燈控制原理如圖所示為LED點亮原理圖,FPGA開發板將輸入/輸出(I/O)口經過一個電阻器和LED串聯接地,(I/O)輸出高電平時LED就點亮。相關知識任務一認識數制與數制轉換

四、程序設計FPGA的設計中通常使用計數器來計時,利用時鐘周期累加器進行逐步累加,形成按“s”計時的時鐘。本任務中,每過1s點亮下一個LED并熄滅當前LED,在第4個LED熄滅之后循環整個流程。此處采用Verilog語言編程,在本書中不詳細做程序語法介紹,只需了解程序基本結構,熟悉將程序寫入開發板的方法即可。一、任務分析本任務利用FPGA開發板及Quartus軟件,用Verilog語言編寫程序,實現流水燈數字電路的功能,即在一個周期(4s)內,LED1第1s亮,LED2第2s亮,LED3第3s亮,LED4第4s亮,讓4個LED依次點亮。本任務所用的FPGA開發板如圖6-4所示,選用處理單元為IntelFPGACycloneIVE(EP4CE6F17C8)。任務一認識數制與數制轉換任務實施任務一認識數制與數制轉換任務實施二、任務準備1.實訓器材(1)FPGA開發板AX3011塊(2)JTAG下載器1個(3)FPGA軟件開發環境及計算機1套2.注意事項(1)連接USB電源線及下載器連接線后再打開電源。(2)Verilog與FPGA開發環境Quartus軟件可自行下載安裝。任務一認識數制與數制轉換三、操作步驟(1)運行Quartus,依次單擊“File”→“NewProjectWizard”,在向導中單擊“Next”按鈕,選擇存儲位置并命名該工程。(2)單擊“Next”按鈕,默認工程類別為空,在電路板設置界面選擇CycloneIVE處理單元(EP4CE6F17C8)。默認EDA工具設置,最后單擊“Finish”按鈕完成工程的建立。(3)回到Quartus界面,新建VerilogHDL文件。(4)在編輯區寫入設計好的程序代碼,完成后保存,添加該文件到工程中。(5)設置未用管腳和默認電平標準,選擇“Assignments”→“Device”即可打開器件配置。單擊“DeviceandPinOptions”,在“UnusedPins”選項中將“Reserveallunusedpins”設置為“Asinputtri-stated”,將未使用的管腳作為三態輸入。在“Voltage”選項中將“DefaultI/Ostandard”設置為“3.3-VLVTTL”(因為FPGA開發板的I/OBANK電壓為3.3V)。任務一認識數制與數制轉換三、操作步驟(6)進行預編譯,Quartus對輸入/輸出管腳進行分析。編譯過程中信息顯示窗口如果出現紅色字體信息,表示該處有錯誤,雙擊這條信息可以定位具體故障點。(7)軟件端口與硬件I/O對應,單擊“Assignments”→“PinPlanner”,對I/O位置進行設置。(8)再次編譯。編譯完成后在output_files文件中可以看到“water_led.sof”文件,將該文件通過JTAG方式下載到FPGA運行。先單擊下載按鈕打開下載界面。再單擊“AddFile”添加“led_test.sof”文件,然后將下載器連接PC和開發板。確認連接成功后,選擇連接模式為“JTAG”,最后單擊“Start”按鈕下載程序。(9)程序下載完成后,若4個LED流水燈循環點亮,表示邏輯功能結果正常。(10)完成實訓后,關閉所有程序,并關閉計算機,執行實訓室8S管理制度。(11)根據實訓流程和實訓結果,撰寫實訓總結報告,并對實訓現象進行說明。任務一認識數制與數制轉換ROM的應用及讀寫測試任務21.能識別8位數據緩沖器74LS244的邏輯符號和管腳。2.能識別W27C512芯片的邏輯符號和管腳,敘述其工作方式。3.能分析利用只讀存儲器實現組合邏輯函數的電路工作過程與輸出代碼。4.能分析兩個一位十進制數乘法運算電路的工作過程。5.能熟練使用FPGA內部的ROM,并利用程序對該ROM的數據進行讀操作。學習目標任務一認識數制與數制轉換半導體存儲器根據斷電后數據是否丟失分為只讀存儲器(read-onlymemory,ROM)和隨機存儲器(randomaccessmemory,RAM

);按數據擦除方式分為一次性擦除ROM、紫外線擦除ROM和電擦除ROM;按類別可以分為TTL型存儲器和CMOS型存儲器。任務引入任務一認識數制與數制轉換一、8位數據緩沖器74LS24474LS244是8線3態數據緩沖器,電源電壓為5V,高電平輸出電流為15mA,低電平輸出電流為24mA,有較強的負載能力,可以直接驅動發光二極管或小功率負載,其邏輯符號和管腳排列如圖所示。相關知識任務一認識數制與數制轉換二、W27C512芯片W27C512是EEPROM芯片,型號中C表示工作電壓為5V,512表示芯片存儲容量為512Kbit(64KB×8位),其邏輯符號和管腳排列如圖所示。任務一認識數制與數制轉換三、實現組合邏輯函數的電路與輸出代碼因為ROM的地址譯碼器相當于一個n位的“與”陣列,而存儲矩陣是可編程“或”陣列,所以可以用來實現與/或形式的邏輯函數式。

把ROM中的n位地址作為邏輯函數的輸入變量,則ROM的n位地址譯碼器的輸出是由輸入變量組成的2n個最小項,即實現了邏輯變量的“與”運算;ROM中的存儲矩陣是把有關的最小項“或”運算后輸出,即形成了各個組合邏輯函數。任務一認識數制與數制轉換任務一認識數制與數制轉換四、實現兩個一位十進制數乘法運算的電路兩個一位十進制乘數分別用8421BCD碼表示,A乘數使用ROM的A7~A4地址輸入端,B乘數使用ROM的A3~A0地址輸入端,其余地址輸入端接地。由于兩個一位十進制乘數積的最大值為81(即BCD碼為10000001),所以數據輸出端D7~D4和D3~D0分別顯示積的十位、個位BCD碼,邏輯電路如圖所示。相關知識任務一認識數制與數制轉換相關知識任務一認識數制與數制轉換

一、任務分析本任務的主要內容是對FPGA中的ROM數據進行讀取操作,通過IP核例化一個ROM,根據ROM的讀時序即可讀取ROM中存儲的數據(IP核是Altera公司在Quartus軟件里提供的ROM的一個知識產權模塊,類似一個模板)。在實訓過程中,通過Quartus集成的在線邏輯分析儀SignalTap觀察ROM的讀時序和從ROM中讀取的數據。任務實施二、任務準備1.實訓器材(1)FPGA開發板1塊(2)JTAG下載器1個(3)FPGA軟件開發環境及計算機1套2.注意事項參考本課題任務1三、操作步驟1.進行程序設計(1)ROM的初始化mif文件是在編譯和仿真過程中作為ROM初始化的輸入文件。

mif文件格式如下。depth=××;//存儲深