第三章大規模集成電路基礎第三章大規模集成電路基礎3.1半導體集成電路概述3.2雙極集成電路基礎3.3MOS集成電路基礎3.4BiMOS集成電路基礎3.1半導體集成電路概述3.1半導體集成電路概述集成電路（IntegratedCircuit，IC）芯片（Chip,Die）硅片（Wafer）集成電路的成品率：Y=硅片上好的芯片數硅片上總的芯片數100%成品率的檢測，決定工藝的穩定性，成品率對集成電路廠家很重要。3.1半導體集成電路概述集成電路（IntegratedC集成電路發展的原動力：不斷提高的性能/價格比集成電路發展的特點：性能提高、價格降低集成電路的性能指標：集成度速度、功耗特征尺寸可靠性主要途徑：縮小器件的特征尺寸增大硅片面積功耗延遲積集成電路發展的原動力：不斷提高的性能/價格比集成電路發展的特集成電路的關鍵技術：光刻技術(深紫外光DUV：157nm

–

250nm)縮小特征尺寸：0.25mm→0.18mm→

0.13mm增大硅片直徑：8英寸→

12英寸→

16英寸亞0.1mm：一系列的挑戰，亞50nm：關鍵問題尚未解決新的超細線條光刻技術：

EUV（甚紫外線光刻：11nm

–

14nm）SCAPEL(BellLab.的限角度散射電子束投影曝光技術)X-ray（X射線光刻：<10nm

）集成電路的關鍵技術：光刻技術縮小特征尺寸：0.25mm集成電路的制造過程：

設計工藝加工測試封裝定義電路的輸入輸出（電路指標、性能）原理電路設計電路模擬布局考慮寄生因素后的再模擬原型電路制備測試、評測產品工藝問題定義問題不符合不符合集成電路的制造過程：定義電路的輸入輸出（電路指標、性能）原理集成電路產業的發展趨勢：獨立的設計公司（DesignHouse）無晶圓公司（Febless）獨立的制造廠家（Foundary晶圓代工廠）集成電路類型：數字集成電路、模擬集成電路數字集成電路基本單元：開關管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、鏡像電流源（電流鏡）、轉換器、濾波器、反饋電路等集成電路產業的發展趨勢：集成電路類型：數字集成電路、模擬集成3.2雙極集成電路基礎有源元件：雙極晶體管無源元件：電阻、電容、電感等3.2.1集成電路中的雙極晶體管電學隔離的必要性和方法

方法：反向PN結隔離、全介質溝槽隔離、等平面PN結－介質混合隔離、場氧隔離不依靠外加電源(直流或交流)的存在就能獨立表現出其外特性的器件就是無源器件。之外就是有源器件。

3.2雙極集成電路基礎有源元件：雙極晶體管3.2.1集成2.雙極晶體管的結構2.雙極晶體管的結構第一步：用PN結隔離二極管與襯底第二步：用氧化物（SiO2）把每一個三極管在橫向上相互隔離結構的缺點：收集區（C）電阻大，因而三極管的電學特性差。解決方法：增加兩個N＋區

一個是埋層的N＋區，減少收集區的橫向電阻。另一個是在收集極接觸下面形成一個N＋區，減少收集極串聯電阻第一步：用PN結隔離二極管與襯底結構的缺點：收集區（C）電阻具有埋層結構的NPN雙極晶體管：具有埋層結構的NPN雙極晶體管：具有PN結環隔離的NPN雙極晶體管：PN結隔離環的寬度比氧化物環寬，且電容也較大，近年來已不常用。具有PN結環隔離的NPN雙極晶體管：PN結隔離環的寬度比氧化3.2.2雙極型數字集成電路基本單元：邏輯門電路3.2.2雙極型數字集成電路基本單元：邏輯門電路雙極邏輯門電路類型：電阻-晶體管邏輯(RTL)二極管-晶體管邏輯(DTL)晶體管-晶體管邏輯(TTL)：中等速度，門延遲＜10ns，LSI集成注入邏輯(I2L)：速度慢，但集成度高，LSI發射極耦合邏輯(ECL)：速度最快，內部延遲＜100ps，高功耗，每芯片幾千門

/中央主機雙極邏輯門電路類型：標準的54/74（T1000）系列TTL與非門Q1起放大作用。Q2起倒相作用：給Q3、Q4提供兩個相位相反信號。使二者總處于一個導通而另一個截止的狀態。特點：輸出電阻低，能輸出較大電流，驅動能力強。

輸出低電平VOL≈0.3V，輸出高電平VOH≈3.5VTTL電路：標準的54/74（T1000）系列TTL與非門Q1起放大作用集成注入（合并晶體管）邏輯：在NPN晶體管（T2）的基極接有PNP晶體管（T1）作為恒流源，采用公共發射區，集成多個NPN晶體管反相器的基本電路。特點：無需隔離，結構緊湊，不用電阻，集成度高（約120～200門/mm2，是TTL電路的10倍），功耗低，但開關速度較低，抗干擾能力差。有改進型，用于LSI。I2L電路：集成注入（合并晶體管）邏輯：在NPN晶體管（T2）的基極接有雙極型差分放大電路：1.當VA＝VB，根據對稱性：VP＝VQ2.當VA＞VB，左支路電流上升，右支路電流下降∴VQ增大；VP下降3.當（VA－VB）

≥＋4kT/q（約100mV）時，所有電流都流過左支路∴VQ→VCC，而VP→VCC－I0RL4.當（VB－VA）≥＋4kT/q時，所有電流都流過右支路∴VP→VCC，而VQ→VCC－I0RL定義：輸出VCC時為邏輯1輸出VCC－I0RL時為邏輯0ECL電路：雙極型差分放大電路：1.當VA＝VB，根據對稱性：VP＝VECL或非門原理圖ECL或非門原理圖完整的ECL或非門電路在輸出VOR和VNOR都加上一低阻抗的發射極跟隨電路，使其能驅動較大負載。此外，所加電源通常為0V和－VSS

優點：開關速度快

缺點：需保持一定的I0和IREF，因而有較大功耗（幾百微安每門）完整的ECL或非門電路在輸出VOR和VNOR都3.2.3雙極型模擬集成電路一般分為：1.線性電路（輸入與輸出呈線性關系）如：運算放大器、直流放大器、音頻放大器、中頻放大器、寬帶放大器、功率放大器２.非線性電路:對數放大器、調制或解調器、各種信號發生器３.接口電路：如A/D轉換器、D/A轉換器、外圍驅動電路、顯示驅動電路等3.2.3雙極型模擬集成電路一般分為：3.3.1集成電路中的MOSFETN溝MOS管結構的截面圖和頂視圖3.3MOS集成電路基礎基本電路結構：MOS器件結構3.3.1集成電路中的MOSFET3.3MOS集成電路基第三章大規模集成電路基礎課件2.采用場氧化層隔離的CMOS管的電路結構基本電路結構：CMOS2.采用場氧化層隔離的CMOS管的電路結構基本電路結構：C第三章大規模集成電路基礎課件Vi輸入低電平，只有PMOS導通，VO＝VDD（邏輯1）Vi輸入高電平，只有NMOS導通，VO＝VSS（邏輯0）Vi輸入低電平，只有PMOS導通，VO＝VDD（邏輯1）第三章大規模集成電路基礎課件3.3.2MOS數字集成電路

基本單元：MOS開關、MOS反相器MOS開關注：邏輯1：高電平邏輯0：低電平3.3.2MOS數字集成電路注：邏輯1：高電平當VG－

VI＞VT（即VI＜VG－VT）：NMOSFET導通，VO＝VI當VG－

VI≤VT（VI≥VG－VT）：NMOSFET輸出端被夾斷！當VO

≥VG－VT

：NMOSFET輸出端也被夾斷！

VO＝VG－VT，存在閾值損失！例：VT＝0.7VVG＝5V當VG－VI＞VT（即VI＜VG－VT）：例：VT2.反相器輸出信號與輸入信號反相，執行邏輯“非”的功能，即：分為兩種：靜態反相器；動態反相器驅動元件：一般為MOSFET負載元件：電阻負載增強型負載耗盡型負載2.反相器驅動元件：一般為MOSFET第三章大規模集成電路基礎課件MOS靜態反相器的一般形式：有比反相器；無比反相器為保證VOL足夠低，RON和REL要保持必要的比例：有比反相器有比反相器：REL：負載元件的等效電阻RON：驅動管的導通電阻MOS靜態反相器的一般形式：有比反相器；無比反相器為保證VO無比反相器：負載MOSFET驅動MOSFET交替導通，不需兩晶體管保持一定的比例：無比反相器無比反相器：負載MOSFET驅動MOSFET交替導通，評價CMOS反相器性能的主要指標有：1.輸出高電平2.輸出低電平3.反相器閾值電壓4.直流噪聲容限5.直流功耗6.瞬態特性7.芯片面積8.工藝難度和兼容性9.穩定性和瞬態功耗等噪聲容限：數字電路的閾值與輸入信號或輸出信號電壓電平的差值。評價CMOS反相器性能的主要指標有：噪聲容限：數字電路的閾值3.開關串/并聯的邏輯特性1）串聯G＝G1●

G2“與”3.開關串/并聯的邏輯特性2）并聯G＝G1＋G2“或”2）并聯G＝G1＋G2“或”4.傳輸門與邏輯輸出有“0”、“1”、“U”（不定狀態）三種可能4.傳輸門與邏輯輸出有“0”、“1”、“U”（不定狀態）三5.存儲器1）只讀存儲器（Read-Only-Memory，簡稱ROM）

只能讀取數據，無法改變存儲內容。2）隨機存取存儲器（Random-AccessMemory，簡稱RAM）

可隨時將外部信息寫入任一存儲單元，并可隨意讀取任一存儲單元的信息，但斷電后，存儲信息丟失。3）可編程只讀存儲器（ProgrammableRead-Only-Memory，簡稱PROM）

使用時與ROM一樣，但可改寫存儲數據，存儲新的內容。5.存儲器1）只讀存儲器（Read-Only-Memory

例：CMOS反相器Vi輸入低電平，只有PMOS導通，VO＝VDD（邏輯1）Vi輸入高電平，只有NMOS導通，VO＝VSS（邏輯0）3.3CMOS集成電路例：CMOS反相器33.3CMOS集成電路CMOS開關

單溝道MOS開關在高電平時，存在閾值損失。對負載電容充電時，輸出電壓上升速度較慢。VGN與VGP是反相的3.3CMOS集成電路CMOS開關單溝道MOS開關在高電第三章大規模集成電路基礎課件CMOS開關的直流傳輸特性CMOS開關的直流傳輸特性2.CMOS開關由一對互補MOSFET組成的CMOS反相器1）當VI＝VDD時，NMOSFET導通，PMOSFET截止

VO＝0下拉管2）當VI＝0時，PMOSFET導通，NMOSFET截止

VO＝VDD

上拉管2.CMOS開關由一對互補MOSFET組成的CMOS反相器3.靜態CMOS邏輯門與非門或非門與非門：1）A1、A2有一個為0，或都為0，至少有P管導通，輸出邏輯1。2）A1、A2都為1，N管導通，輸出