第四章組合邏輯電路第四章1組合邏輯電路：……其一般結構如下：Yi=F(x1,x2,…,xn)i=1,2,…,m

輸入信號輸出信號X2X1組合邏輯電路XnYnY2Y1在任何時刻輸出狀態僅取決于該時刻輸入，而與過去時刻的輸入值無關?！?.1概述組合電路的特點：1.單純由各類門電路組成；2.電路的輸出和輸入之間沒有反饋途徑；3.電路中不包含存儲元件。組合邏輯電路：……其一般結構如下：Yi=F(x1,x2,2組合電路的研究內容：分析：設計：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設計組合電路的研究內容：分析：設計：給定得到分析給定畫出3§4.2組合邏輯電路分析電路結構輸入輸出之間的邏輯關系☆分析步驟：邏輯圖邏輯式變換邏輯式真值表分析功能§4.2組合邏輯電路分析電路結構輸入輸出之間的邏輯關系4例4-1：分析下圖的邏輯功能。

例4-1：分析下圖的邏輯功能。5真值表電路的邏輯功能由真值表可知，當3個輸入變量A、B、C取值一致時，輸出L=0，否則輸出L=1。所以這個電路可以判斷3個輸入變量的取值是否一致，故稱為：不一致電路。真值表電路的邏輯功能由真值表可知，當3個輸入變量A、B、C6例4-2：分析下圖的邏輯功能。

例4-2：分析下圖的邏輯功能。7真值表步驟3:該電路為一位全減器.=

真值表步驟3:該電路為一位全減器.=8§4.3常用的組合邏輯器件4.3.1編碼器將二進制碼按一定的規律進行編排，使每一組代碼具有一定的含義（代表某個數或符號），這一過程稱為編碼。實現編碼的邏輯電路稱為編碼器。n個二進制代碼（n位二進制數）有2n種不同的組合，可以表示2n個信號。一、二進制編碼器二進制編碼器的作用：將一系列信號狀態編制成二進制代碼?！?.3常用的組合邏輯器件4.3.1編碼器將二進制碼按一9編碼器的分類：普通編碼器和優先編碼器。普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發生混亂。優先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優先編碼器能按預先設定的優先級別，只對其中優先權最高的一個進行編碼。編碼器的分類：普通編碼器和優先編碼器。普通編碼器：任何時候只10I0

I1

An-1

0

A1

1n2-I二進制

編碼器

2n個

輸入

n位二進制碼輸出

AI0I1An-10A11n2-I二進制編碼器113線-8線編碼器的結構框圖編碼器的工作原理

I0

I1

7I8線-3線編碼器

8個

輸入

3位二進制碼輸出

A2

A1

A0

3線-8線編碼器的結構框圖編碼器的工作原理I0I17I12（2）真值表1000010000100001I5I4I3 I2I1I0

1000I7I6A1A21A0000100010001000100000000000000000000000000000000000100001111111110001（2）真值表1000010000100001I5I4I3 I132.優先編碼器（自學）2.優先編碼器（自學）144.3.2譯碼器譯碼是編碼的逆過程，將輸入的每個二進制代碼賦予的含義“翻譯”過來，并給出相應的輸出信號。一、二進制譯碼器二進制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態。也叫n---2n線譯碼器。譯碼器的輸入——一組二進制代碼譯碼器的輸出——一組高低電平信號.譯碼器的分類變量譯碼器:將地址碼轉換為有效信號;顯示譯碼器:驅動數碼管顯示數字或字符;4.3.2譯碼器譯碼是編碼的逆過程，將輸入的每個二進制代碼152-4線譯碼器2-4線譯碼器162線4線譯碼器的功能表“–”表示低電平有效。時，由表可寫出各輸出函數式：=；=；=；==2線4線譯碼器的功能表“–”表示低電平有效。時，由表可寫出各17吉大通信數電課件-第4章-組合邏輯電路18為高有效。為低有效。正常譯碼條件:☆3-8譯碼器是A2、A1、A0三個變量的全部最小項譯碼輸出，所以把這種譯碼器叫做最小項譯碼器。A2A1A0為地址碼輸入端為高有效。為低有效。正常譯碼條件:☆3-8譯碼器是A2、A194線-16線譯碼器4線-16線譯碼器20吉大通信數電課件-第4章-組合邏輯電路21吉大通信數電課件-第4章-組合邏輯電路22二、數字顯示譯碼器二---十進制編碼顯示譯碼器顯示器件在數字系統中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件。bcdefga二、數字顯示譯碼器二---十顯示譯碼器顯示器件在數字系統中，23abcdfgabcdefg111111001100001101101e

七段顯示器件的工作原理：abcdfgabcdefg124吉大通信數電課件-第4章-組合邏輯電路25吉大通信數電課件-第4章-組合邏輯電路26發光二極管可以單獨封裝，也可以組合封裝為LED數碼管。發光二極管按驅動方式又分為共陽極和共陰極接法。輸入低有效輸入高有效共陽極接法共陰極接法②液晶顯示器件(LCD)LCD是一種平板薄型顯示器件，驅動電壓低，工作電流非常小，配合CMOS電路可以組成微功耗系統。發光二極管可以單獨封裝，也可以組合封裝為LED27吉大通信數電課件-第4章-組合邏輯電路28★A3~A0是字型譯碼器輸入的BCD地址代碼。★Ya

~Yg表示字型譯碼器的段位顯示代碼。并規定燈亮為“1”，不亮為“0”。所以輸出為高電平，可以驅動共陰極LED數碼管?！餆魷y試輸入端★消隱輸入端★滅“0”輸入端★滅“0”輸出端控制端：表示消隱輸入/滅0輸出端。⑶中規模集成組件74LS48七段字型譯碼器★A3~A0是字型譯碼器輸入的BCD地址代碼?！颵29

燈測試輸入端主要用于檢查LED的好壞。

消隱輸入端（與滅“0”輸出端共用）

滅“0”輸入端，熄滅無意義的0

滅“0”輸出端與（滅“0”輸入端配合使用）0時，輸出a~g全“1”七段全亮。1時，正常譯碼。0時，不管輸入何種狀態，輸出全01時，正常譯碼。0時，滅掉不要顯示的0，001→11時，顯示0,不滅中間0。101→101即：滅0輸入等于0,滅0輸出一定等于0。燈測試輸入端主要用于檢查LED的好壞。消隱輸入端30十A3A2A1A0abcdefg顯示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111

從功能表中看出：表中列出輸入BCD代碼的前十個狀態與Ya~Yb十個字型對應關系外，還規定了輸入為1010~1111這六個狀態下的顯示字型。十A3A2A1A0abcdefg顯示01100001111131吉大通信數電課件-第4章-組合邏輯電路32A3~A0=0000當：（功能表倒數第二行）表示本位應顯示的0已經滅掉。功能擴展應用將滅0輸出和滅0輸入配合使用，可以實現多位數碼顯示的滅0控制。

例：用六位譯碼、顯示器和規定小數點位構成具有滅0功能的十進制顯示器。滅0輸入與滅0輸出之間的關系：A3~A0=0000當：（功能表倒數第二行）表示本33☆整數部分：最高位滅0輸入接地，表示滅掉最高位無意義的0。滅0輸入等于0,滅0輸出一定等于0,表示可以連續滅掉高位四個0。☆小數部分：滅0輸入和滅0輸出相反，最低位滅0輸入接地，同樣滅0輸入等于0,滅0輸出一定等于0，表示可以連續滅掉低位兩個0。最高位接高電平，表示不滅0。☆整數部分：最高位滅0輸入接地，表示滅掉最高位無意義的0344.3.3數據選擇器從一組數據中選擇一路信號進行傳輸的電路，稱為數據選擇器。控制信號輸入信號輸出信號數據選擇器類似一個多投開關。選擇哪一路信號由相應的一組控制信號控制。A0A1D3D2D1D0W4.3.3數據選擇器從一組數據中選擇一路信號進行傳輸的電路，35四選一集成數據選擇器74LS153功能表控制端：低電平有效。選擇端A1A0：為兩個4選1數據選擇器共用。其中四選一集成數據選擇器74LS153功能表控制端：低36例：用一片74LS153組成8選1:A2=0:(1)工作；A2=1:(2)工作。D1D7D0D2D3D4D5D6

Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位）(高位）A0A1選擇信號（三位）1例：用一片74LS153組成8選1:A2=0:(1)工作；37八選一集成數據選擇器74LS151功能表

八選一集成數據選擇器74LS151功能表384.3.4加法器11011001+舉例：A=1101,B=1001，計算A+B。01101加法運算的基本規則：(1)逢二進一。(2)最低位是兩個數最低位的疊加，不需考慮進位。(3)其余各位都是三個數相加，包括加數被、加數和低位來的進位。(4)任何位相加都產生兩個結果：本位和、向高位的進位。用半加器實現用全加器實現4.3.4加法器110110039一、半加器半加運算不考慮從低位來的進位。設：A---加數；B---被加數；S---本位和；C---進位。真值表一、半加器半加運算不考慮從低位來的進位。設：真值表40邏輯圖半加器ABCS邏輯符號=1&ABSC邏輯圖半加器ABCS邏輯符號=1&ABSC41二、全加器：Ai---加數；Bi---被加數；Ci-1---低位的進位；Si---本位和；Ci---進位。二、全加器：Ai---加數；Bi---被加數；Ci-1---42吉大通信數電課件-第4章-組合邏輯電路43吉大通信數電課件-第4章-組合邏輯電路44吉大通信數電課件-第4章-組合邏輯電路45吉大通信數電課件-第4章-組合邏輯電路464.3.5數字比較器比較器的分類：（1）僅比較兩個數是否相等。（2）除比較兩個數是否相等外，還要比較兩個數的大小。第一類的邏輯功能較簡單，下面重點介紹第二類比較器。4.3.5數字比較器比較器的分類：（1）僅比較兩個數是否相等47一、一位數值比較器功能表一、一位數值比較器功能表48&&1ABA<BA>BA=BABA>BA<BA=B邏輯圖邏輯符號&&1ABA<BA>BA=BABA>BA<BA=B邏輯圖邏49二、多位數值比較器比較原則：1.先從高位比起，高位大的數值一定大。2.若高位相等，則再比較低位數，最終結果由低位的比較結果決定。請根據這個原則設計一下：每位的比較應包括幾個輸入、輸出？二、多位數值比較器比較原則：1.先從高位比起，高位大的數值50A、B兩個多位數的比較：AiBi兩個本位數（A>B）i-1（A=B）i-1（A<B）i-1低位的比較結果（A>B）i（A=B）i（A<B）i比較結果向高位輸出A、B兩個多位數的比較：AiBi兩個本位數（A>B）i-1（51數值比較器的位數擴展高位片輸出低位片B3A3~B0A0B7A7~B4A4串聯擴展方式缺點：延時大數值比較器的位數擴展高位片輸出低位片B3A3~B0A0B7A524.4組合邏輯電路設計方法4.4.1組合邏輯電路的設計方法4.4組合邏輯電路設計方法4.4.1組合邏輯電路的設計方法534.4.2用SSI設計組合邏輯電路【例4-4】試用與非門設計一個組合邏輯電路，完成如下邏輯功能：有三個班學生上自習，大教室能容納兩個班學生，小教室能容納一個班學生。設計兩個教室是否開燈的邏輯控制電路，要求如下：一個班學生上自習，開小教室的燈；

兩個班上自習，開大教室的燈；

三個班上自習，兩教室均開燈。4.4.2用SSI設計組合邏輯電路【例4-4】試用與非門設54第二步：列真值表。第一步：邏輯抽象。ABCYG0000010100111001011101110001011001101011第二步：列真值表。第一步：邏輯抽象。A55第三步：寫出邏輯表達式并化簡第三步：寫出邏輯表達式并化簡56第四步：畫邏輯圖第四步：畫邏輯圖57【例4-5】設計一個電路，用于判別一位8421碼是否大于5。大于5時，電路輸出1，否則輸出0。分別用與非門和或非門實現。解：（1）用與非門實現的步驟如下：第一步：根據題意列真值表【例4-5】設計一個電路，用于判別一位8421碼是否大于558ABCDY00000001001000110100010101100111100010011010101111001101111011110000001111××××××ABC59第二步：求最簡的與或表達式Y=A+BC

第三步：根據選擇的器件類型，求出相應表達式第二步：求最簡的與或表達式Y=A+BC第三步：根據選擇的器60第四步：畫邏輯圖第四步：畫邏輯圖61（2）用或非門實現的步驟如下：得到或與表達式的步驟：用反演規則，求出Y的最簡或與表達式。（2）用或非門實現的步驟如下：得到或與表達式的步驟：用反演規62吉大通信數電課件-第4章-組合邏輯電路63【例4-6】用門電路設計一個將8421BCD碼轉換為余3碼的變換電路（1）分析題意，列真值表。

ABCDE3

E2

E1

E000000001001000110100010101100111100010011010101111001101111011110011010001010110

011110001001101010111100××××××××××××××××××××××××【例4-6】用門電路設計一個將8421BCD碼轉換為余3碼64（2）選擇器件，由卡諾圖寫出輸出函數表達式。（2）選擇器件，由卡諾圖寫出輸出函數表達式。65吉大通信數電課件-第4章-組合邏輯電路66吉大通信數電課件-第4章-組合邏輯電路674.4.3用MSI設計組合邏輯電路中規模組件都是為了實現專門的邏輯功能而設計，但是通過適當的連接，可以實現一般的邏輯功能。用中規模組件設計邏輯電路，可以減少連線、提高可靠性。ROM和可編程陣列（PLA)產生組合邏輯函數方法在第七章和第八章介紹。4.4.3用MSI設計組合邏輯電路中規模組件都是為了實現專681.用譯碼器實現組合邏輯函數【例4-7】試用譯碼器和門電路實現邏輯函數（1）先將邏輯函數轉換成最小項表達式，再轉換成與非與非式。

=m3+m5+m6+m7=1.用譯碼器實現組合邏輯函數【例4-7】試用譯碼器和門電路69吉大通信數電課件-第4章-組合邏輯電路70【例4-8】某組合邏輯電路的真值表見表4-19，試用譯碼器和門電路設計該邏輯電路。輸入輸出A

B

CL

F

G000001010011100101110111001100101010101010011100

【例4-8】某組合邏輯電路的真值表見表4-19，輸71吉大通信數電課件-第4章-組合邏輯電路72n-2n

線譯碼器，包含了n變量所有的最小項。加上與非門，可以組成任何形式的輸入變量小于n的組合邏輯函數。用譯碼器設計多輸出計邏輯電路小結若要產生多輸出邏輯函數時,使用譯碼器+門電路較有利。n-2n線譯碼器，包含了n變量所有的最小項。加上與非門，可732.用數據選擇器設計邏輯電路四選一選擇器功能表類似三變量函數的表達式！2.用數據選擇器設計邏輯電路四選一選擇器功能表類似三變量函數74【例4-9】試用8選1數據選擇器74151實現邏輯函數當邏輯函數的變量個數和數據選擇器的地址輸入變量個數相同時，直接用數據選擇器來實現邏輯函數。（2）L式中出現的最小項，對應的數據輸入端應接1，L式中沒出現的最小項，對應的數據輸入端應接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。（1）將邏輯函數轉換成最小項表達式=m3+m5+m6+m7?！纠?-9】試用8選1數據選擇器74151實現邏輯函數當邏75吉大通信數電課件-第4章-組合邏輯電路76【例4-10】試用4選1數據選擇器產生邏輯函數。當邏輯函數的變量個數大于數據選擇器的地址輸入變量個數時，分離多余的變量，把它們加到適當的數據輸入端。（2）（1）（3）對照Y式與Z式知，只要令：；；【例4-10】試用4選1數據選擇器產生邏輯函數。當邏輯函數的77吉大通信數電課件-第4章-組合邏輯電路78例：利用四選一選擇器實現如下邏輯函數。與四選一選擇器輸出的邏輯式比較可以令：變換例：利用四選一選擇器實現如下邏輯函數。與四選一選擇器輸出的邏79接線圖D0D1D2D3A0A1WAGRY“1”74LS153接線圖D0D1D2D3A0A1WAGRY“1”74LS153801.用n位地址輸入的數據選擇器，可以產生任何一種輸入變量數不大于n+1的組合邏輯函數。2.設計時可以采用函數式比較法?？刂贫俗鳛檩斎攵?，數據輸入端可以綜合為一個輸入端。用數據選擇器設計邏輯電路小結1.用n位地址輸入的數據選擇器，可以產生任何一種輸入變量814.5組合邏輯電路中的競爭冒險2.競爭冒險的識別1.產生競爭冒險的原因3.競爭冒險的消除方法4.5組合邏輯電路中的競爭冒險2.競爭冒險的識別1.產生競82

&1

G2

G1

AL

AA

不考慮門的延時考慮門的延時L1.產生競爭冒險的原因1冒險&1G2G1ALAA不考慮門的延時考慮門的延83A

A

G2

G1

A

AAL+=

1

≥1

L不考慮