實驗五4位十進制頻率計設計一、實驗目的：設計4位十進制頻率計，學習較復雜的數(shù)字系統(tǒng)設計方法。二、原理說明：根據(jù)頻率的定義和頻率測量的基本原理，測定信號的頻率必須有一個脈寬為1秒的對輸入信號脈沖計數(shù)允許的信號；1秒計數(shù)結束后，計數(shù)值鎖入鎖存器的鎖存信號和為下一測頻計數(shù)周期作準備的計數(shù)器清0信號。這清0個信號可以由一圖5-1中的TESTCTL，它的設計要求是，TESTCTL的計數(shù)使能信號CNT_EN能產(chǎn)生一個1的每一計數(shù)器CNT10的EN使能端進行同步控制。當CNT_EN高電平時，允許計個鎖存信號LOAD的上跳沿將計數(shù)器在前1秒鐘的計器REG4B中，并由外部的7段譯碼器譯出，顯計示數(shù)值。設置鎖存器的好處是，顯的示數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。鎖存信號之后，必須有一清零信號RST_CNT對計數(shù)器進行清零，為下1秒鐘的計數(shù)操作作準備。個測頻控制信號發(fā)生器產(chǎn)生，即秒脈寬的周期信號，并對頻率計數(shù)；低電平時停止計數(shù)，并保持其所計的脈沖數(shù)。在停止計數(shù)期間，首先需要一數(shù)值鎖存進各鎖存【例5-1】10進制計數(shù)器，用于計算分頻結果，并連接數(shù)碼管顯。示modulecnt10d(clk,rst,en,cq,cout);inputclk;inputrst;inputen;output[3:0]cq;outputcout;reg[3:0]cq;regcout;always@(posedgeclkorposedgerst)beginif(rst)cq<=4'b0000;elseif(en)beginif(cq<9)begincq<=cq+1'b1;cout<=1'b0;endelsebegincq<=4'b0000;cout<=1'b1;endendendendmodule【例5-2】--測頻控制器，使得頻率計能自動測頻moduletestctl(clkk,cnt_en,rst_cnt,load);inputclkk;//1HZoutputcnt_en;outputrst_cnt;outputload;regdiv2clk;

wirecnt_en;regrst_cnt;wireload;always@(posedgeclkk)div2clk<=~div2clk;always@(clkkordiv2clk)beginif(!clkk&!div2clk)rst_cnt<=1'b1;elserst_cnt<=1'b0;endassignload=~div2clk;assigncnt_en=div2clk;endmodule【例5-3】鎖存器，將頻率計的每位數(shù)鎖存后輸出modulereg4(clk,cq,led);inputclk;input[3:0]cq;output[3:0]led;reg[3:0]led;always@(posedgeclk)led<=cq;endmodule[例5-4]用原理圖方式將各模塊連接起來也可以用.v文件實現(xiàn)系統(tǒng)組合。三、實驗內容：1、根據(jù)例5-1、例5-2、例5-3以及4位十進制頻率計的工作原理寫出頻率計的頂層文件（或者原理圖），并給出其測頻時序波形，及其分析。在測試時候添加以下兩個模塊：（1）DE2上有兩個時鐘源，分別是（50MHZ，PIN_N2），（27MHz,PIN_D13），編寫一個分頻模塊，分別產(chǎn)生測頻器的clk（8Hz）和f_in（頻率任意定）時鐘，用于連接在DE2上進行測試。modulediv27(clk2,Q2);inputclk2;outputQ2;regQ2;reg[25:0]count;always@(posedgeclk2)beginif(count==26999999)count<=0;elsecount<=count+1'b1;endalways@(count)beginif(count==26999999)Q2<=1;elseQ2<=0;endendmodule上述為27MHZ分頻為1HZ的代碼modulediv_50(Clk1,Q1);inputClk1;outputQ1;regQ1;reg[25:0]count;always@(posedgeClk1)beginif(count==49999)count<=0;elsecount<=count+1;endalways@(count)beginif(count==49999)Q1<=1;elseQ1<=0;ndendmodule上述為50MHZ分頻為1000HZ的代碼（2）編寫數(shù)碼顯示模塊led7s，用于顯示頻率計數(shù)的結果顯示。

moduledecl7s(a,led7s);input[3:0]a;output[6:0]led7s;reg[6:0]led7s;always@(a)beginled7s={7{1'b0}};begincase(a)4'b0000:led7s[6:0]=7'b1000000;4'b0001:led7s[6:0]=7'b1111001;4'b0010:led7s[6:0]=7'b0100100;4'b0011:led7s[6:0]=7'b0110000;4'b0100:led7s[6:0]=7'b0011001;4'b0101:led7s[6:0]=7'b0010010;4'b0110:led7s[6:0]=7'b0000010;4'b0111:led7s[6:0]=7'b1111000;4'b1000:led7s[6:0]=7'b0000000;4'b1001:led7s[6:0]=7'b0011000;default:led7s[6:0]={7{1'b0}};endcaseendendendmodule2、頻率計設計硬件驗證。編譯、綜合和適配頻率計頂層設計文件，并編程下載進入目標器件中。3、引腳鎖定說明信號DE2器件引腳名稱PIN_D13PIN_N2Clk,f_in(自己定義鎖定時鐘)27M時鐘源50M時鐘源Led7s1數(shù)碼顯示管HEX0(顯示個位)HEX0[0]PIN_AF10PIN_AB12PIN_AC12PIN_AD11PIN_AE11HEX0[1]HEX0[2]HEX0[3]HEX0[4]HEX0[5]HEX0[6]PIN_V14PIN_V13PIN_V20PIN_V21PIN_W21PIN_Y22PIN_AA24PIN_AA23PIN_AB24PIN_AB23PIN_V22PIN_AC25PIN_AC26PIN_AB26PIN_AB25PIN_Y24PIN_Y23PIN_AA25PIN_AA26PIN_Y26PIN_Y25PIN_U22PIN_W24Led7s2Led7s3Led7s4數(shù)碼顯示管HEX1（顯示十HEX1[0]HEX1[1]HEX1[2]HEX1[3]HEX1[4]HEX1[5]HEX1[6]位）數(shù)碼顯示管HEX2（顯示百HEX2[0]位）HEX2[1]HEX2[2]HEX2[3]HEX2[4]HEX2[5]HEX2[6]數(shù)碼顯示管HEX3（顯示千HEX3[0]位）HEX3[1]HEX3[2]HEX3[3]HEX3[4]HEX3[5]HEX3[6]Carry_out溢出指示燈亮，可以作為擴大任意一個，如LEDR17對應測量范圍的接口,可接在發(fā)光引腳PIN_AD12）二極管。四、實驗步驟1、構建一個（1）由File->NewProjectWizard,彈出對按next，繼續(xù)根據(jù)DE2實驗平臺，選擇FPGA目標器件為按NEXT，繼續(xù)工程名為Cnt10d的工程。話框，設置文件夾目錄，Project名稱。暫無文件添加，：CycloneII系列：EP2C35F672C6仍然使用軟件自帶的綜合仿真工具，所以Project建立總結，（2）.輸入Cnt10d的Verilog文本。由File->New,得如下對話框，選擇VerilogHDLFile，點擊ok。將設計的Verilog程序輸入，并存盤名為Cnt10d.v（3）.由File->new，彈出對話框，選擇otherfiles->VectorWaveformFile，將波形文件存盤按Finish完成為Cnt10d.vwf。（4）.設定Cnt10d.v是目前的頂層文件。（5）.由Processing->start->startannlysis&elaborat對程序進行初步的分析（6）.雙擊波形文件下的空白區(qū)，得到如下對話框，點擊NoderFinder，彈出一個對話框，單擊List，選中Clk、en、rst幾個端口，單擊真終止時間為1us,選中Clk點擊，設置周期是10ns。(7).由assigments->settings，對仿真工具設定為功能仿真，并將激勵文件調入。由Processing->generatefunctionalsimulationnetlist，提取功能仿真的網(wǎng)表。由simulation進行功能仿真，并對結果進行分析。(8).由assignments->settings,更改仿真器的設置為時序仿真：timing。由compile對設計進行全編譯。再由processing->startsimulation進行時序仿真，分析結果。>_后，點擊OK。由edit->endtime，設定仿processing->startprocessing->start（9）仿照工程Cnt10d的設計方法，設計testctl、reg4、decl7s并仿真，得到仿真波形。設計div27、div_50