高二物理競賽課件時序邏輯電路的分析與設計_第1頁
高二物理競賽課件時序邏輯電路的分析與設計_第2頁
高二物理競賽課件時序邏輯電路的分析與設計_第3頁
高二物理競賽課件時序邏輯電路的分析與設計_第4頁
高二物理競賽課件時序邏輯電路的分析與設計_第5頁
已閱讀5頁，還剩7頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

時序邏輯電路的分析與設計

時序邏輯電路的分析與設計時序邏輯電路的基本概念時序邏輯電路的分析方法教學要求設計要求原始狀態圖最簡狀態圖畫電路圖檢查電路能否自啟動1246時序電路的設計步驟：選觸發器，求時鐘、輸出、狀態、驅動方程5狀態分配3化簡例1建立原始狀態圖狀態化簡2狀態分配3已經最簡。已是二進制狀態。4選觸發器，求時鐘、輸出、狀態、驅動方程輸出方程：狀態方程不化簡，以便使之與JK觸發器的特性方程的形式一致。比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態111代入狀態方程計算：可見111的次態為有效狀態000，電路能夠自啟動。

設計一個串行數據檢測電路，當連續輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X輸出Y 000000001000110例1建立原始狀態圖S0S1S2S3設電路開始處于初始狀態為S0。第一次輸入1時，由狀態S0轉入狀態S1，并輸出0；1/0X/Y若繼續輸入1，由狀態S1轉入狀態S2，并輸出0；1/0如果仍接著輸入1，由狀態S2轉入狀態S3，并輸出1；1/1此后若繼續輸入1，電路仍停留在狀態S3，并輸出1。1/1電路無論處在什么狀態，只要輸入0，都應回到初始狀態，并輸出0，以便重新計數。0/00/00/00/0原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，稱為等價狀態。狀態化簡就是將多個等價狀態合并成一個狀態，把多余的狀態都去掉，從而得到最簡的狀態圖。狀態化簡2狀態分配3所得原始狀態圖中，狀態S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態S3；在輸入為0時輸出都為0，且都轉換到次態S0。所以它們可以合并為一個狀態，合并后的狀態用S2表示。S0=00

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論