數(shù)字電路根底學問的考核全是選擇填空期望對大家有用本文檔有子安整理１．以下代碼中為無權碼的是(CD〕A.8421BCD碼 B。5421BCD碼 C。余三碼 D.格雷碼以下代碼中為恒權碼的為〔AB〕A。8421BCD碼 B.5421BCD碼 C.余三碼 D.格雷碼一位十六進制數(shù)可以用〔C〕位二進制數(shù)來表示.A。１ B.２ C。４ D.165．在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是〔CD〕A。〔256〕10 B.〔127〕10 C.〔FF〕16 D。(255〕10矩形脈沖信號的參數(shù)有ABCA.周期 B.占空比 C.脈寬 D。掃描期9。常用的BCD碼有(CD〕A。奇偶校驗碼 B.格雷碼 C。8421碼D.余三碼10．與模擬電路相比，數(shù)字電路主要的優(yōu)點有〔BCD〕A.簡潔設計 B.通用性強C.保密性好D.抗干擾力量強1.描述脈沖波形的主要參數(shù)有幅度、周期、頻率、脈寬、上升時間、下降時間、占空比2。數(shù)字信號的特點是在〔時間〕上和〔峰值) 上都是斷續(xù)變化的，其高電平和低電尋常用〔0〕和〔1〕來表示。3。分析數(shù)字電路的主要工具是(規(guī)律代數(shù)),數(shù)字電路又稱作〔規(guī)律代數(shù)〕在數(shù)字電路中，常用的計數(shù)制除十進制外，還有〔二進制〕〔八進制〕〔十〕BCD碼有〔421BCD碼〕、〔2421BCD碼〕、〔5421BCD碼〕、〔余三碼)、等。常用的牢靠性代碼有〔〕、〔奇偶校驗碼〕等。1。規(guī)律變量的取值１和０可以表示：〔D)。A.開關的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無3.當規(guī)律函數(shù)有n個變量時，共有(D)個變量取值組合？A。n B.2n C.N2 D.2N4。規(guī)律函數(shù)的表示方法中具有唯一性的是〔AD)。A。真值表 B。表達式 C。規(guī)律圖 D.卡諾圖7。求一個規(guī)律函數(shù)F的對偶式，可將F中的(ACD)B.原變量換成反變量,反變量換成原變量C。變量不變D.常數(shù)中“0”換成“1“，“1”換成“0“ E。常數(shù)不變在何種輸入狀況下,“與非”運算的結(jié)果是規(guī)律0。〔D〕A．全部輸入是0 B。任一輸入是0 C.僅一輸入是0 D。全部輸入是110．在何種輸入狀況下，“或非”運算的結(jié)果是規(guī)律0。(BCD〕A．全部輸入是0 B。全部輸入是1 C。任一輸入為0，其他輸入為1 D。任1〔布爾)代數(shù)。最根本的規(guī)律關系有〔與〕〔或)〔〕(與非)〔或非〕(與或非〕〔同或)(異或)2()〔〕(規(guī)律圖)3〔交換律)(安排律〕〔〕〔)4。規(guī)律代數(shù)的三個重要規(guī)章是〔代入規(guī)章〕〔對偶規(guī)章〕〔反演規(guī)章〕三態(tài)門輸出高阻狀態(tài)時，〔ＡＢＤ)是正確的說法.A用電壓表測量指針不動B。相當于懸空C。電壓不高不低 D.測量電阻指針不動2。以下電路中可以實現(xiàn)“線與“功能的有〔ＣＤ〕。A.與非門B.三態(tài)輸出門C.集電極開路門 D。漏極開路門3．以下電路中常用于總線應用的有(Ａ〕。A.TSL門B。OC門 C.漏極開路門 D。CMOS與非門5．TTL電路在正規(guī)律系統(tǒng)中,以下各種輸入中( ＡＢＣ)相當于輸入規(guī)律“1”.A.懸空 B.通過電阻2。7kΩ接電源C.通過電阻2.7kΩ接地D510Ω接地6TTL(ＡＢＤ〕. A。接電源 B。通過電阻3kΩ接電源 C.接地D。與有用輸入端并聯(lián)7．要使TTL與非門工作在轉(zhuǎn)折區(qū),可使輸入端對地外接電阻RI( Ｃ〕。A.＞RON B。＜ROFF C。ROFF＜RI＜RON D.＞ROFF三極管作為開關使用時，要提高開關速度,可〔ＡＣＤ)A。降低飽和深度 B.增加飽和深度C.承受有源泄放回路 D。承受抗飽和三極管9．CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是〔ＡＣＤ)。A。微功耗B.高速度C。高抗干擾力量D。電源范圍寬10CT4000〔Ｂ〕。ACT74S肖特基系列 B.CT74LS低功耗肖特基系列C.CT74L低功耗系列 D。CT74H高速系列集電極開路門的英文縮寫為〔OC 〕門，工作時必需外加〔電源)和(負載〕OC門稱為〔集電極開路門〕OC門輸出端并聯(lián)到一起可實現(xiàn)〔線與〕功能。TTL與非門電壓傳輸特性曲線分為 〔飽和區(qū)〕區(qū)、 〔轉(zhuǎn)折區(qū))區(qū)、 (線性區(qū))區(qū)、〔截止區(qū)) 區(qū)。國產(chǎn)TTL電路〔CT4000) 相當于國際SN54/低功耗肖特基１。N個觸發(fā)器可以構成能存放〔B〕位二進制數(shù)碼的存放器。A.N-1 B。N C。N+1 D.2N2．在以下觸發(fā)器中，有約束條件的是〔C〕A。主從JKF/F B.主從DF/F C。同步RSF/F D。邊沿DF/F3．一個觸發(fā)器可記錄一位二進制代碼，它有〔C〕個穩(wěn)態(tài).A.0 B.1 C。2 D。3 E.44．存儲8位二進制信息要(D〕個觸發(fā)器。A。2 B.3 C.4 D。88JKJ=K，則可完成〔C〕觸發(fā)器的規(guī)律功能。A.RS B。D C。T D.Tˊ以下觸發(fā)器中,抑制了空翻現(xiàn)象的有〔ABD)A。邊沿D觸發(fā)器B.主從RS觸發(fā)器C。同步RS觸發(fā)器D。主從JK觸發(fā)器15．以下觸發(fā)器中,沒有約束條件的是〔D 〕A.根本RS觸發(fā)器B。主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16．描述觸發(fā)器的規(guī)律功能的方法有 〔ABCD〕A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D。狀態(tài)轉(zhuǎn)換卡諾圖17．為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器,應使〔A 〕A.J=D，K=D B。K=D，J=D C。J=K=D D。J=K=D18。邊沿式D觸發(fā)器是一種〔 C〕穩(wěn)態(tài)電路.A。無 B.單 C.雙 D。多觸發(fā)器有( ２〕個穩(wěn)態(tài)，存儲8位二進制信息要〔８〕個觸發(fā)器。一個根本RS觸發(fā)器在正常工作時,它的約束條件是R+S=1,則它不允許輸入S=〔０〕且R=( ０〕的信號。——觸發(fā)器有兩個互補的輸出端Q、錯誤!，定義觸發(fā)器的1狀態(tài)為 〔Ｑ＝１Q=0 〕，0狀態(tài)為〔Q=0 錯誤!=1〕 ，可見觸發(fā)器的狀態(tài)指的是( Ｑ〕的狀態(tài)。一個根本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號,因此它的約束條件是〔RS=0 〕 。在一個CP脈沖作用下，引起觸發(fā)器兩次或?qū)掖畏D(zhuǎn)的現(xiàn)象稱為觸發(fā)器的〔空翻〕，觸發(fā)方式為( 主從式〕式或〔邊沿式〕 式的觸發(fā)器不會消滅這種現(xiàn)象。1．脈沖整形電路有〔BC 〕。A。多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555定時器2．多諧振蕩器可產(chǎn)生〔B )A.正弦波 B。矩形脈沖 C.三角波 D.鋸齒波石英晶體多諧振蕩器的突出優(yōu)點是〔C〕A.速度高 B。電路簡潔 C。振蕩頻率穩(wěn)定 D。輸出波形邊沿陡峭TTL單定時器型號的最終幾位數(shù)字為 〔A〕A.555 B.556 C。7555 D。75565．555〔ABC〕A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D。JK觸發(fā)器7．以下各電路中，〔B)可以產(chǎn)生脈沖定時。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C。施密特觸發(fā)器D.石英晶體多諧振蕩器１．555定時器的最終數(shù)碼為555的是〔 TTL 〕產(chǎn)品,為7555的是〔CMOS 〕產(chǎn)品.施密特觸發(fā)器具有( 回差〕現(xiàn)象，又稱〔電壓滯后〕特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為〔脈寬 〕。常見的脈沖產(chǎn)生電路有〔 多諧振蕩器〕，常見的脈沖整形電路有〔 單穩(wěn)態(tài)觸發(fā)器)〔 施密特觸發(fā)器)。為了實現(xiàn)高的頻率穩(wěn)定度，常承受〔石英晶體〕振蕩器;單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入〔 暫穩(wěn)態(tài)〕態(tài).１．555定時器的最終數(shù)碼為555的是( TTL )產(chǎn)品，為7555的是〔CMOS 〕產(chǎn)品。施密特觸發(fā)器具有〔回差)現(xiàn)象,又稱〔 電壓滯后〕特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為〔脈寬 )。常見的脈沖產(chǎn)生電路有〔 多諧振蕩器),常見的脈沖整形電路有〔 單穩(wěn)態(tài)觸發(fā)器)( 施密特觸發(fā)器〕。為了實現(xiàn)高的頻率穩(wěn)定度，常承受( 石英晶體〕振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入〔 暫穩(wěn)態(tài))態(tài)。2．假設在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為( Ｂ〕位.A。5 B。6 C。10 D。503。一個16選一的數(shù)據(jù)選擇器，其地址輸入(選擇掌握輸入〕端有( Ｃ〕個.A。1 B.2 C.4 D.168選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有〔Ｅ〕個。A。1 B.2 C.3 D.4 E。8在以下規(guī)律電路中，不是組合規(guī)律電路的有 〔Ｄ).A。譯碼器 B。編碼器 C.全加器 D.存放器9．八路數(shù)據(jù)安排器，其地址輸入端有 〔Ｃ〕個。A。1 B。2 C。3 D。4 E.810．組合規(guī)律電路消退競爭冒險的方法有〔ＡＢ〕。A。修改規(guī)律設計 B在輸出端接入濾波電容C.后級加緩沖電路 D屏蔽輸入信號的尖峰干擾11．101鍵盤的編碼器輸出〔Ｃ〕位二進制代碼.A.2 B.6 C.7 D。813．以下電路中,加以適當關心門電路,〔ＡＢ〕適于實現(xiàn)單輸出組合規(guī)律電路。A。二進制譯碼器B。數(shù)據(jù)選擇器 C。數(shù)值比較器D。七段顯示譯碼器14.消退竟爭冒險的方法有〔修改規(guī)律設計〕( 接入濾〕1．同步計數(shù)器和異步計數(shù)器比較,同步計數(shù)器的顯著優(yōu)點是〔Ａ〕。A.工作速度高B。觸發(fā)器利用率高C。電路簡潔D.不受時鐘CP掌握。2．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到〔Ｄ〕進制計數(shù)器。A。4 B.5 C。9 D.203．以下規(guī)律電路中為時序規(guī)律電路的是〔Ｃ〕AB.加法器C。數(shù)碼存放器D.數(shù)據(jù)選擇器N個觸發(fā)器可以構成能存放〔Ｂ)位二進制數(shù)碼的存放器。A.N—1 B。N C。N+1 D。2N五個D觸發(fā)器構成環(huán)形計數(shù)器，其計數(shù)長度為〔Ａ〕。A。5 B。10 C.25 D.32〔Ｂ)。A。沒有觸發(fā)器 B。沒有統(tǒng)一的時鐘脈沖掌握C。沒有穩(wěn)定狀態(tài) D。輸出只與內(nèi)部狀態(tài)有關8421BCD碼計數(shù)器至少需要〔Ｂ〕個觸發(fā)器。A.3 B.4 C.5 D.10欲設計0，1,2，3，4，5，6，7這幾個數(shù)的計數(shù)器,假設設計合理，承受同步二進制計數(shù)器，最少應使用〔Ｂ) 級觸器。A。2 B.3 C。4 D。810．8位移位存放器，串行輸入時經(jīng)( Ｂ)個脈沖后,8位數(shù)碼全部移入存放器中。A.1 B.2 C.4 D。8存放器依據(jù)功能不同可分為兩類:( 移位〕存放器和〔數(shù)碼)存放器。數(shù)字電路依據(jù)是否有記憶功能通常可分為兩類:〔組合規(guī)律電路)(時序規(guī)律電路)由四位移位存放器構成的挨次脈沖發(fā)生器可產(chǎn)生 〔４〕個挨次脈沖。時序規(guī)律電路依據(jù)其觸發(fā)器是否有統(tǒng)一的時鐘掌握分為〔同步時序電路和〔異步)時序電路.6．將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)〔離散〕的模擬量的過程稱為〔Ａ〕。A。采樣B.量化 C。保持 D。編碼7．用二進制碼表示指定離散電平的過程稱為〔Ｄ).A.采樣B。量化 C.保持 D。編碼8．將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為〔Ｂ)A。采樣B.量化 C。保持 D.編碼１0．以下四種轉(zhuǎn)換器，〔 Ａ〕是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高.A。并聯(lián)比較型B。逐次靠近型C.雙積分型D。施密特觸發(fā)器將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過〔采樣〕〔保持)〔〕〔編碼〕PROMPAL的構造是〔ＡＤ〕。A.PROM的與陣列固定，不行編程B.PROM與陣列、或陣列均不行編程C。PAL與陣列、或陣列均可編程DPAL的與陣列可編程PAL設計時序規(guī)律電路時，必需還要具備有(Ａ〕A.B。晶體管C.MOS管D。電容I/OPAL設計規(guī)律電路時，它們相當于〔Ａ)。A。組合規(guī)律電路B.時序規(guī)律電路C.存儲器D。數(shù)模轉(zhuǎn)換器4．PLD器件的根本構造組成有〔ＡＢＣＤ) 。A。與陣列B.或陣列C.輸入緩沖電路D.輸出電路5．PLD器件的主要優(yōu)點有( ＡＢＣＤ〕。A。便于仿真測試B。集成密度高C.可硬件加密D。可改寫6．GAL的輸出電路是( ＡＤ〕。A。OLMC B.固定的C。只可一次編程D.可重復編程7．PLD開發(fā)系統(tǒng)需要有〔ＡＢＣＤ〕。A.計算機B。編程器C.開發(fā)軟件D.操作系統(tǒng)8．只可進展一次編程的可編程器件有〔ＡＣ 〕。A。PAL B.GAL C。PROM D。PLD可重復進展編程的可編程器件有〔ＢＤ〕.A.PAL B.GAL C.PROM D.ISP-PLDISP—PLD器件開發(fā)系統(tǒng)的組成有( ＡＣＤ〕.A。計算機B。編程器C。開發(fā)軟件D.編程電纜全場可編程〔與、或陣列皆可編程〕的可編程規(guī)律器件有〔Ｄ〕。A.PAL B。GAL C.PROM D。PLAPROM和PAL的構造是( ＡＤ〕.A.PROM的與陣列固定,不行編程BPROM與陣列、或陣列均不行編程C。PAL與陣列、或陣列均可編程D.PAL的與陣列可編程PAL設計時序規(guī)律電路時，必需還要具備有〔Ａ〕AB.晶體管C。MOS管D。電容I/OPAL設計規(guī)律電路時,它們相當于〔Ａ〕。AB.時序規(guī)律電路C.存儲器D。數(shù)模轉(zhuǎn)換器4．PLD器件的根本構造組成有〔ＡＢＣＤ〕。A.與陣列B。或陣列C.輸入緩沖電路D.輸出電路5．PLD器件的主要優(yōu)點有( ＡＢＣＤ〕。A.便于仿真測試B.集成密度高C。可硬件加密D。可改寫6．GAL的輸出電路是〔ＡＤ〕。A。OLMC B.固定的C。只可一次編程D.可重復編程7．PLD開發(fā)系統(tǒng)需要有( ＡＢＣＤ〕.A.計算機B。編程器C。開發(fā)軟件D。操作系統(tǒng)8．只可進展一次編程的可編程器件有( ＡＣ 〕。A。PAL B.GAL C。PROM D.PLD可重復進展編程的可編程器件有( ＢＤ〕。A。PAL B。GAL C.PROM D。ISP—PLDISP-PLD器件開發(fā)系統(tǒng)的組成有〔ＡＣＤ 〕。A。計算機B。編程器C.開發(fā)軟件D.編程電纜11．全場可編程〔與、或陣列皆可編程〕的可編程規(guī)律器件有〔Ｄ〕.A.PAL B.GAL C。PROM D.PLA一個容量為1K×8的存儲器有〔ＢＤ〕個存儲單元.A.8 B。8K C.8000 D.8192要構成容量為4K×8的RAM,需要〔Ｄ〕片容量為256×4的RAM。A。2 B.4 C。8 D。3216K×8RAM需要〔Ｃ)根地址線。A.4 B。8 C。14 D.16 E.16KRAM8