第五章時序邏輯電路

5.7一般同步時序電路的設計主講人：黃麗亞5.7一般同步時序電路的設計設計步驟：(1)根據功能要求，確定輸入輸出信號，建立原始狀態轉移表。

最為關鍵重要的一步，不易掌握。初次建立的狀態轉移表往往不是最簡的，因此稱為原始狀態表。(2)化簡原始狀態轉移表。原始狀態表往往存在多余的狀態或重復的狀態，若狀態越多，則電路越復雜，須對其進行化簡。(3)進行狀態編碼（狀態分配）。(4)選定觸發器，根據狀態轉移表設計各觸發器的激勵函數和輸出函數。(5)自啟動性檢查(6)畫邏輯電路圖。Moore型：輸出與時鐘同步，方便加取樣脈沖消除冒險。從提高穩定性的角度來講，建議使用Moore狀態機。Mealy型：輸入變化可能出現在時鐘周期內的任何時刻，輸出對輸入的響應可能比Moore型要早一個時鐘周期，但在輸出端容易產生冒險（毛刺）。狀態X/ZMealy狀態/ZXMoore兩種類型狀態轉移圖的區別兩種類型都可在輸出端增加觸發器來消除冒險。建立原始狀態表

例1：設計一個同步序列電路對串行輸入序列進行檢測，當出現01011時，輸出為1，否則輸出為0。

解：輸入：X，輸出：Z。A：起始狀態，準備檢測。B：電路收到一個0；C：電路連續收到01；D：電路連續收到010；E：電路連續收到0101；F：電路連續收到01011；

準備重新檢測定義狀態：ABCDE0/01/00/01/00/01/00/01/00/00/0檢測序列01011狀態轉移圖F1/11/0A：準備；B：0；C：01；D：010；E：0101；F:01011。Mealy狀態X/Z檢測序列01011狀態轉移圖A：準備；B：0；C：01；D：010；E：0101；F:01011。Moore狀態/ZXA/0B/0C/0D/0E/00101010100F/111檢測序列01011狀態轉移圖①確定有多少狀態來表示所設計電路，不能遺漏任何一個可能的狀態。②當外部輸入變量為n個時，則每個狀態有2n個轉移方向。Moore狀態/ZXA/0B/0C/0D/0E/00101010100F/111導出原始狀態轉移表：S（t）N（t）Z（t）X=0X=1X=0X=1ABA00BBC00CDA00DBE00EDF01FBA00ABCDE0/01/00/01/00/01/00/01/00/00/0F1/11/0Mealy狀態X/Z例1試給出一個自動售飲料機的原始狀態轉移圖。它的投幣口每次只能投入一枚五角或一元的硬幣。投入一元五角硬幣后機器自動給出一杯飲料，投入兩元（兩枚一元）硬幣后，在給出飲料的同時找回一枚五角的硬幣。解：定義輸入變量：A：表示投入1元硬幣。B：表示投入0.5元硬幣。定義輸出變量：F1：表示給出飲料。F2：表示找回0.5元硬幣。原始狀態轉移圖00/0000/00AB/F1F2S2S0S101/0001/0001/1000/0010/11變量定義：A：表示投入1元硬幣。B：表示投入0.5元硬幣。F1：表示給出飲料。F2：表示找回0.5元硬幣。狀態定義：S0:初始狀態。S1:累計收到0.5元硬幣。S2:累計收到1元硬幣。S3:累計收到1.5元硬幣。S4:累計收到2元硬幣。S310/10S400/0001/0010/0000/0001/0010/0010/00S(t)N(t)/Z(t)AB=00AB=01AB=10S0S0/00S1/00S2/00S1S1/00S2/00S3/10S2S2/00S3/10S4/11S3S0/00S1/00S2/00S4S0/00S1/00S2/0000/0000/00AB/F1