高職高專數字電路觸發器第一頁，共五十八頁，2022年，8月28日概述時序邏輯電路與組合邏輯電路的不同之處在于，它的輸出不僅與當前的輸入有關，而且還與前一時刻的電路狀態有關。因此，時序邏輯電路需要對前一時刻的狀態進行記憶，完成記憶功能的部件稱為存儲單元。觸發器就是時序邏輯電路中實現記憶功能的基本存儲單元。本章主要介紹觸發器的性質、功能和結構，觸發器的觸發方式，及常用的集成電路觸發器。第二頁，共五十八頁，2022年，8月28日第一節觸發器的性質與分類一、觸發器的基本性質在數字系統中，常常需要記憶和存貯各種數據和信息，實現這些記憶和存貯的電路叫做雙穩態觸發器，簡稱觸發器。雙穩態觸發器具有兩個穩定的工作狀態，即端Q＝1，＝0是一種穩定的工作狀態；Q＝0，＝1是觸發器的另一種穩定狀態。如果沒有信號的觸發，觸發器將永遠保持原來的狀態不變（不能斷電）。利用觸發器的這一特點，可以用來存貯和記憶信息。第三頁，共五十八頁，2022年，8月28日一個觸發器可以記憶和存貯一位二進制信息。觸發器是一種最基本的記憶單元電路。它除了記憶和存貯單元外，也可以構成各種計數器。二、基本RS觸發器

1.基本RS觸發器電路組成和工作原理基本RS觸發器由兩個與非門交叉耦合組成。符號原理圖與非門邏輯規律：有0出1，全1出0第四頁，共五十八頁，2022年，8月28日二、基本RS觸發器工作原理Q、是觸發器的輸出端，當Q＝0，＝1時，稱觸發器狀態為0；Q＝1，＝0時稱觸發器狀態為1。即用觸發器Q端的值表示觸發器的狀態。是觸發器的信號輸入端，端稱為觸發器的置1（或稱為置位）輸入端；端稱為觸發器的復0（或稱為復位）輸入端。根據與非門的邏輯關系有：（1）當＝0，＝1時，則＝1，Q＝0，觸發器被復0（即觸發器的狀態為0）。第五頁，共五十八頁，2022年，8月28日（2）當＝1，＝0時，則＝0，Q＝1，觸發器被置1（即觸發器的狀態為1）。（3）當＝1，＝1時，觸發器的狀態不會發生變化，即觸發器具有保持的功能。（4）當＝0，＝0時，＝1，Q＝1，觸發器兩個輸出端均為1，這是不允許的，稱不確定狀態，三、基本RS觸發器功能描述

1.真值表第六頁，共五十八頁，2022年，8月28日基本RS觸發器的真值表第七頁，共五十八頁，2022年，8月28日

2.狀態轉移表001101不定不定1

0

01

0

10

1

00

1

11

1

01

1

10

0

00

0

1Qn＋1

Qn簡寫形式01Qn不定1

00

11

10

0Qn＋1Qｎ表示原狀態Qｎ＋1表示新狀態第八頁，共五十八頁，2022年，8月28日

3.特性方程4.波形圖第九頁，共五十八頁，2022年，8月28日第二節時鐘觸發器的邏輯功能預備知識：

1.幾個術語和符號①時鐘輸入端CP－時鐘脈沖的輸入端，通常輸入周期性時鐘脈沖。②數據輸入端－也稱控制輸入端。對SR觸發器，控制輸入端是S和R；對D觸發器，控制輸入端是D；對JK觸發器，控制輸入端是J和K；對T觸發器，控制輸入端是T。③初態Qn－某個時鐘脈沖作用前觸發器的狀態，即原狀態。第十頁，共五十八頁，2022年，8月28日④次態Qn+1－某個時鐘脈沖作用后觸發器的狀態，即新態，也稱現態。

2.表達時鐘觸發器的邏輯功能，常采用的四種形式①功能真值表功能真值表以表格的形式表達在一定的控制輸入下，在時鐘脈沖作用前后，初態Qn向次態Qn＋1轉化的規律，通常也稱“狀態轉換真值表”。②激勵表激勵表以表格的形式表達為在時鐘脈沖作用下實現一定的狀態轉換（初態Qn→次態Qn＋1），

第十一頁，共五十八頁，2022年，8月28日應有怎樣的輸入條件。③狀態圖以圖形的形式表達在時鐘脈沖作用下，狀態變化與控制輸入之間的關系，也稱狀態轉換圖。④特性方程以方程的形式表達在時鐘脈沖作用下，次態Qn＋1與控制輸入及初態Qn之間的邏輯函數關系。第十二頁，共五十八頁，2022年，8月28日一、SR觸發器

1.同步式SR觸發器的邏輯原理圖及功能真值表第十三頁，共五十八頁，2022年，8月28日SR觸發器功能真值表由功能真值表可歸納如下：SR＝00狀態不變SR＝01置0SR＝10置1SR＝11不定第十四頁，共五十八頁，2022年，8月28日

2.激勵表SR觸發器激勵表3..狀態圖第十五頁，共五十八頁，2022年，8月28日4.特性方程如將功能真值表所表示的觸發器邏輯功能，經次態卡諾圖的化簡，便可得到該時鐘觸發器的邏輯表達式－－特性方程。特性方程反映出次態Qn＋1和數據輸入（S、R）、初態（Qn）之間的關系：第十六頁，共五十八頁，2022年，8月28日（約束條件）約束條件是為了避免觸發器狀態不定而給數據輸入S、R規定的限制條件。第十七頁，共五十八頁，2022年，8月28日二、D觸發器

1.同步式D觸發器邏輯電路圖、功能真值表D觸發器功能真值表第十八頁，共五十八頁，2022年，8月28日2.激勵表D觸發器激勵表3.狀態圖4.特性方程第十九頁，共五十八頁，2022年，8月28日三、JK觸發器

1.同步式JK觸發器邏輯電路圖、功能真值表JK觸發器功能真值表第二十頁，共五十八頁，2022年，8月28日2.激勵表JK觸發器激勵表3.狀態轉換圖第二十一頁，共五十八頁，2022年，8月28日4.特性方程四、T觸發器

T觸發器是JK觸發器在J＝K條件下的特例，T觸發器只有一個控制輸入端T。

1.T觸發器邏輯電路圖

第二十二頁，共五十八頁，2022年，8月28日2.功能真值表T觸發器功能真值表第二十三頁，共五十八頁，2022年，8月28日

3.激勵表T觸發器激勵表4.狀態轉換圖第二十四頁，共五十八頁，2022年，8月28日5.特性方程T＝0時，觸發器保持原狀態不變，即Qn+1＝Qn;T＝1時，觸發器翻轉，即Qn+1＝。第二十五頁，共五十八頁，2022年，8月28日第三節時鐘觸發器的結構形式及觸發方式一、同步式觸發器時鐘觸發器的各種結構形式中最簡單的是同步式觸發器。所謂時鐘觸發器的觸發方式是指時鐘觸發器在CP脈沖的什么時刻接收控制輸入信號，并且可改變狀態。

1.同步式觸發器的觸發方式現以同步式D觸發器為例來分析。第二十六頁，共五十八頁，2022年，8月28日電路圖工作原理在CP脈沖為低電平時門3、門4被封鎖，這時不管輸入信號D是“0”，還是“1”，它們的輸出、均為高電平，門1、門2是基本觸發器，在、均為高電平時，不可能改變原狀態。第二十七頁，共五十八頁，2022年，8月28日當時鐘脈沖CP到來，CP為高電平時，門3、門4的封鎖被解除，它們的輸出則由當時的輸入數據來決定：若D＝1時，＝0、＝1，基本觸發器狀態為“1”；若D＝0時，＝1、＝0，基本觸發器狀態為“0”。綜上分析可知：同步式觸發器在CP高電平期間接收控制信號，并改變狀態，這種觸發方式稱為CP高電平觸發方式，或簡稱電平觸發。第二十八頁，共五十八頁，2022年，8月28日2.同步式時鐘觸發器的毛病－－－空翻同步式時鐘觸發器的觸發方式是CP高電平觸發，若在CP高電平期間，控制輸入端狀態改變，觸發器的輸出狀態會跟著改變。如果在一個時鐘脈沖作用下，觸發器的狀態發生了兩次或兩次以上的翻轉，變就叫做“空翻”。對于觸發器來說，“空翻”意味著失控，即觸發器的輸出不能嚴格地接時鐘節拍動作。第二十九頁，共五十八頁，2022年，8月28日現以SR觸發器為例來說明空翻現象：在一個時鐘脈沖內，觸發器輸出狀態變化了五次，這就是“空翻”現象。第三十頁，共五十八頁，2022年，8月28日為克服空翻現象，實現觸發器狀態的可靠翻轉，對其進一步改進，產生了許多種結構的觸發器，應用較多和性能較好的有維持阻塞觸發器、主從式觸發器和邊沿觸發器。二、維持阻塞觸發器維持阻塞型觸發器是利用電路的維持阻塞線所產生的“維持阻塞”作用來克服“空翻”現象的時鐘觸發器。維持阻塞型觸發器大部分都做成D型觸發器，它的觸發方式是邊沿觸發（一般為上升沿觸發），即僅在時鐘脈沖上升沿接收控制輸入信號并改變狀態。第三十一頁，共五十八頁，2022年，8月28日1.電路結構及邏輯符號置0維持線置1維持線①－置0阻塞線；②－置1維持線；③－置1阻塞線；④－置0維持線。第三十二頁，共五十八頁，2022年，8月28日邏輯符號表示1D1CQDCP2.工作原理

CP＝0時，門3、門4被封鎖，Q3＝1、Q4＝1，基本SR觸發器保持原狀態，即

Qn+1＝Qn

CP＝1時，若D＝1，則門6導通，Q6＝0；門5截止，Q5＝1。門4截止，Q4＝1，門3導通，Q3＝0，且Q3反饋至門4及門5輸入端，使得門4、門5的輸出端均為Q4＝Q5＝1。第三十三頁，共五十八頁，2022年，8月28日由于門3的輸出Q3＝0，門1截止，輸出Q＝1，門3的兩條反饋線使得該電路1態，阻止該電路牌0態。若D＝0，則門6截止，門5導通，Q6＝1，Q5＝0。則Q4＝0，Q3＝1，Q＝0，門4的輸出反饋至門6的輸入端，門6截止，此時D外部激勵變化不能改變門6的狀態，使電路牌邏輯0態。在反饋線的作用下，邏輯電路能夠防止空翻現象發生。維持阻塞型D觸發器也稱邊沿D觸發器。

3.維持阻塞D觸發器的激勵表第三十四頁，共五十八頁，2022年，8月28日三、邊沿觸發器邊沿觸發器是利用電路內部速度差來克服空翻現象的時鐘觸發器。邊沿觸發器的觸發方式是邊沿觸發，一般多采用下降沿觸發方式，即僅在CP下降沿時刻接收控制輸入信號并改變狀態。對邊沿觸發器，不要求掌握其內部結構和工作原理，只要求掌握其邊沿觸發方式的特點。現舉例說明其工作情況：第三十五頁，共五十八頁，2022年，8月28日【例2】一個下降沿觸發的JK功能邊沿觸發器，其初態為“0”，在已知CP、J、K波形的作用下，試畫出其輸出Q、的波形。

Q、的波形畫法如下：第三十六頁，共五十八頁，2022年，8月28日第1個脈沖下跳沿時，因為J＝1、K＝0，Qn+1＝1，因此JK觸發器會由“0”變“1”，其輸出Q由0→1。第2個脈沖下跳沿時，因為J＝0、K＝1，Qn+1＝0，因此JK觸發器由“1”變“0”，其輸出Q，由1→0。第3個脈沖下跳沿時，因為J＝K＝1，Qn+1＝＝1，因此JK觸發器由“0”變“1”，輸出Q由0→1。第4個脈沖下跳沿時，因為J＝K＝0，Qn+1＝Qn＝1，因此JK觸發器維持“1”狀態不變，其輸出Q、也保持原先的1、0狀態。第三十七頁，共五十八頁，2022年，8月28日四、主從觸發器主從觸發器具有“主從結構”，并以“雙拍工作”方式工作，以其主從觸發方式克服空翻現象。（一）主從JK觸發器1.電路結構及邏輯符號主觸發器從觸發器第三十八頁，共五十八頁，2022年，8月28日2.工作原理當脈沖CP＝1時，門7、門8被打開，而門3、門4被封鎖，此時主觸發器按照輸入信號J、K的狀態翻轉，而從觸發器則保持原狀態不變。當CP由1回0時，門7、門8被封鎖，因而在CP＝0的整個時間段內，主觸發器的狀態不會改變。與此同時，門3、門4被打開，從觸發器就按照與主觸發器相同的翻轉。使觸發器在CP的一個變化周期中，其輸出狀態只改變一次，從而有效地克服了空翻現象。第三十九頁，共五十八頁，2022年，8月28日綜上分析工作原理分兩步完成：（1）在CP＝1時，主觸發器接收信號，而從觸發器狀態不變。（2）在CP的下降沿，將主觸發器的狀態傳送給從觸發器，使得

特性方程并在CP＝0期間保持不變，此時主觸發器不接收信號。這樣就保證了整個時鐘周期內，從觸發器只能在CP由1→0這一瞬間發生一次狀態變化。第四十頁，共五十八頁，2022年，8月28日3.主從JK觸發器狀態表由狀態表可歸納如下：

JK＝00狀態不變

JK不同與J相同

JK＝11次態取非4.波形圖第四十一頁，共五十八頁，2022年，8月28日第四十二頁，共五十八頁，2022年，8月28日五、時鐘觸發器的直接置位和直接復位除了時鐘脈沖輸入端及觸發器輸出端外，絕大多數實際的觸發器電路還有以下兩個輸入端：①直接置位輸入端直接置位輸入端也稱作“直接置1端”，記著。②直接復位輸入端直接復位輸入端也稱作“直接置0端”，記著。第四十三頁，共五十八頁，2022年，8月28日第四十四頁，共五十八頁，2022年，8月28日、為低電平有效，要把觸發器置成“0”狀態時可在端加一負脈沖；要把觸發器置成“1”狀態時可在端加一負脈沖。但不允許同時出現＝0，＝0。觸發器工作時＝1，＝1。由此可見，時鐘觸發器可以通過以下兩種途徑改變狀態：（1）不管CP和控制輸入信號如何，通過直接置位端和直接復位端改變狀態。（2）在和為“1”的前提下，通過時鐘脈沖CP和控制輸入端改變狀態。第四十五頁，共五十八頁，2022年，8月28日六、觸發器的邏輯符號帶置位、復位輸入的上跳沿觸發D觸發器的新標準符號帶置位、復位輸入的下跳沿觸發JK觸發器的新標準符號第四十六頁，共五十八頁，2022年，8月28日通過前面對各類觸發器的分析可得：觸發器的基本性質有兩個：一是有兩個穩態Q＝0，＝1；二是可觸發翻轉。因此觸發器可以用來存儲二進制信息。第四十七頁，共五十八頁，2022年，8月28日［例題1］設維持阻塞D觸發器的初始狀態Qn＝0。試畫出在如圖所示的CP、D信號作用下觸發器Q端的工作波形。維持阻塞D觸發器是一個上升沿觸發的觸發器。Q第四十八頁，共五十八頁，2022年，8月28日［例題2］將如圖所示波形作用在下降沿觸發的邊沿式觸發器上，試畫出觸發器Q端的工作波形。設初態Qn＝0。Q第四十九頁，共五十八頁，2022年，8月28日［例題3］已知CP脈沖，對如圖所示電路，畫出其輸出波形。設觸發器的狀態Qn＝1。CPQ［解］解答這類問題的關鍵，是要能根據電路圖列出相應的次態方程，然后分析它的觸發脈沖是誰產生的以及觸發器的狀態翻轉變化的情況。在此基礎上畫出輸出波形圖。第五十頁，共五十八頁，2022年，8月28日CPQ［例題4］已知CP脈沖，對如圖所示電路，畫出其輸出波形。設觸發器的狀態Qn＝1。第五十一頁，共五十八頁，2022年，8月28日CPF1F2Q1Q2［解］第五十二頁，共五十八頁，2022年，8月28日［應用實例1］用雙JK觸發器集成電路74LS76作為彩燈控制電路。1.電路組成第五十三頁，共五十八頁，2022年，8月28日2.電路功能分析該電路將J1與K1、J2與K2連在一起，作為雙