集成電路設計基礎

BasicofIntegratedCircuitDesign電子信息工程系武斌ScienceandTechnologyofElectronicInformation

第三章集成電路基本工藝3.1晶圓工藝3.2外延生長3.3掩模3.4光刻3.5氧化3.6沉淀與刻蝕3.7摻雜

集成電路的制造需要非常復雜的技術，它主要由半導體物理與器件專業負責研究。IC設計者可以不去深入研究，但是有必要了解工藝技術的特點，以便優化電路設計方案。集成電路的基本工藝設計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試集成電路的基本工藝集成電路設計與制造的主要流程系統需求—制造業—芯片制造過程AA集成電路的基本工藝

前工序、后工序及輔助工序1)前工序半導體器件的核心部分——管芯制造（1）薄膜制備工藝：包括氧化、外延、化學氣相淀積、蒸發、濺射等。（2）摻雜工藝：包括離子注入和擴散。（3）圖形加工技術：包括制版和光刻。2)后工序從中間測試開始到器件完成的所有工序,有中間測試、劃片、貼片、焊接、封裝、成品測試等。3)輔助工序（1）超凈環境的制備；（2）高純水、氣的制備：去離子和細菌，絕緣電阻率高達15MΩ·cm以上的電子級純水；

（3）材料準備：制備IC生產所需要的晶圓，包括切片、磨片、拋光等工序集成電路的基本工藝工藝類型簡介集成電路是經過很多道工序制成的。其中最基礎的工藝有：生產所需類型襯底的硅圓片工藝；確定加工區域的光刻工藝；向芯片中增加材料的氧化、淀積、擴散和離子注入工藝；去除芯片上的材料的刻蝕工藝。集成電路的制造就是由這些基礎工藝的不同組合構成的。3.1硅圓片工藝集成電路的基本工藝

拉晶爐目前晶體化的制程，大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。將一塊稱為籽晶的單晶硅浸入熔融硅中，然后在旋轉籽晶的同時緩慢地把其從熔融硅中拉起。結果，就形成圓柱形的大單晶棒。生長時，可在熔融硅中摻入雜質來獲得期望的電阻率的基底。集成電路的基本工藝3.1硅圓片工藝300mm商用直拉單晶硅切割后、加工過電路的硅圓片集成電路的基本工藝棒切成薄的圓片（wafer）

在大多數CMOS工藝中，圓片的電阻率為0.05到0.1Ω?cm，厚度約為500到1000微米。chip集成電路的基本工藝

半導體產業向前發展：不斷擴大晶圓尺寸和縮小芯片特征尺寸；然而，硅晶圓在晶圓生產過程中，離晶圓中心越遠就越容易出現壞點。因此從硅晶圓中心向外擴展，壞點數呈上升趨勢，這樣我們就無法隨心所欲地增大晶圓尺寸

一般地，將在單晶襯底上生長同質或其他半導體材料薄層的過程叫做外延，生長有外延層的晶體片叫做外延片。一般采用氣相外延生長工藝（VEP），其分為物理、化學汽相淀積工藝。如：氮化硅的化學汽相淀積，多晶硅淀積一般采用化學汽相淀積（LPCVD）的方法。利用化學反應在硅片上生長多晶硅薄膜。利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術的重大突破之一。氣相淀積外延生長

3.2外延生長（Epitaxy）化學氣相淀積(CVD)

CVD(ChemicalVaporDeposition)用化學氣相淀積法生成SiO2薄膜，主要是用硅烷（SiH4）與氧反應，或用烷氧基硅烷分解生成SiO2等各種材料的薄膜。

SiH4+2O2→SiO2↓+2H2O

如多晶硅薄膜就采用SiH4在700°C的高溫下，使其分解：

氣相淀積外延生長

具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優良、適用范圍廣、設備簡單等一系列優點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等。化學氣相淀積的種類有常壓化學氣相淀積（APCVD）、低壓化學氣相淀積（LPCVD）、等離子體化學氣相淀積（PECVD）、光致化學氣相淀積（photoCVD）等幾種。CVD技術特點氣相淀積外延生長APCVD反應器的結構示意圖氣相淀積外延生長LPCVD反應器的結構示意圖氣相淀積外延生長平行板型PECVD反應器的結構示意圖氣相淀積外延生長物理氣相淀積(PVD)蒸發：在真空系統中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發和電子束蒸發兩種濺射：真空系統中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上氣相淀積外延生長蒸發原理圖氣相淀積外延生長3.3掩模工藝（Mask）

掩模通常是一個印有特定版圖圖形的鉻薄層的石英玻璃，一個掩模對應一塊集成電路的一層材料的加工。所以通常有多個掩模整版掩模和單板掩模圖案發生器方法掩模工藝0.18umcpu層次

3.4光刻工藝集成電路是由多個不同的層構成的(阱、擴散/注入區、多晶硅、金屬等)，在制作每一層時，都需要用掩模版來確定在什么位置進行摻雜、腐蝕、氧化等工藝。每個層的加工都是由一個完整的光刻工藝過程。光刻就是在二氧化硅或金屬薄膜上面刻蝕出與掩模版(Mask)上完全對應的版圖圖形的過程。光刻三要素：光刻膠、掩膜版和光刻機光刻膠主要由樹脂、溶劑、感光化合物組成，有正膠，負膠之分光刻工藝光刻工藝負膠：曝光后不可溶光刻工藝正膠：曝光后可溶光刻SiO2薄膜光刻一般步驟光刻工藝

集成電路的集成度主要由光刻工藝還需要有性能良好的曝光系統。紫外光為光源的曝光方式:接觸式曝光、接近式曝光、投影式曝光其它曝光方式:

X射線曝光、電子束曝光光刻工藝常見的光刻曝光方法接觸式曝光：把掩膜以0.050.3ATM的壓力壓在涂光刻膠的晶圓上，分辨率<0.5um;掩模版易損壞；容易累積缺陷；接近式曝光：硅片和掩模版之間的間隙在10~25um；對于可見光，分辨率約1um；以犧牲分辨率來延長了掩膜版的壽命投影式曝光（目前最常用的）

通常是用光刻工藝形成的光刻膠進行腐蝕，去掉不要的部分，保留需要的部分，將掩模的圖形轉移對應到的各層材料上去，這個工藝叫做刻蝕。刻蝕技術可分成兩大類：濕法腐蝕：進行腐蝕的化學物質是溶液；利用液態化學試劑或溶液通過化學反應進行刻蝕的方法，用在線條較大的IC(≥3mm)；干法腐蝕(一般稱為刻蝕)：進行刻蝕的化學物質是氣體主要指利用低壓放電產生的等離子體中的離子或游離基與材料發生化學反應。刻蝕工藝（Etching)

光刻工藝刻蝕工藝濕法刻蝕：優點：選擇性好；重復性好；生產效率高；設備簡單；成本低；缺點：鉆蝕嚴重；對圖形的控制性差；廣泛應用在半導體工藝中：磨片、拋光、清洗、腐蝕；干法刻蝕：優點：各項異性好，可以高保真的轉移光刻圖形；光刻工藝

－在硅片表面生成一層二氧化硅膜

集成電路的基礎工藝技術是平面技術，首先將硅表面氧化，然后根據各元器件圖形在二氧化硅膜上開設窗口，通過該窗口進行定域操作。多次實施這種平面工藝，在硅片表面形成各種平面的元器件以及互連。

生長SiO2薄膜的方法有多種，如熱氧化、陽極氧化、化學氣相淀積等。其中以熱氧化和化學氣相淀積（CVD）最為常用。氧化工藝

3.5氧化工藝（Oxidation）

SiO2薄膜在集成電路的制作過程中，主要有下列作用：光刻掩蔽膜(選擇擴散的掩蔽層，離子注入的阻擋層)MOS管的絕緣柵材料（gateoxide)，高質量要求電路隔離介質或絕緣介質，包括多層金屬間的介質電容介質材料器件表面保護或鈍化膜隔離氧化膜Fieldoxide氧化工藝

熱氧化原理與方法熱氧化示意圖

（1）熱氧化：將硅片放入高溫（1000～1200oC）的氧化爐內，然后通入氧氣，在氧化環境中使硅表面發生氧化,生成SiO2薄膜。熱氧化分為干氧法和濕氧法兩種。氧化工藝干氧法：如果氧化環境是純氧氣，氧氣與硅表面的硅原子在高溫下生成SiO2薄膜。薄膜結構致密，但生長速度太慢。濕氧法：如果讓氧氣先通過95oC的去離子水，則氧化環境就是氧氣加水汽。SiO2薄膜質量差，但是速度快。水汽和SiO2薄膜也能發生化學反應，生成硅烷醇。

Si+O2=SiO2

Si+2H2O=SiO2+2H2↑SiO2+2H2O=2(Si-OH)氧化工藝

集成電路生產過程中要對半導體基片的一定區域摻入一定濃度的雜質元素（五價磷或三價硼），形成不同類型的半導體層，來制作各種器件，這就是摻雜工藝。

摻雜工藝主要有兩種：擴散和離子注入。在熱運動的作用下，物質的微粒從濃度高的地方向濃度低的地方運動的趨勢，這就是擴散。3.6摻雜工藝摻雜工藝替位式擴散：雜質離子占據硅原子的位：Ⅲ、Ⅴ族元素，一般要在很高的溫度(950～1280℃)下進行磷、硼、砷等在二氧化硅層中的擴散系數均遠小于在硅中的擴散系數，可以利用氧化層作為雜質擴散的掩蔽層間隙式擴散：雜質離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數要比替位式擴散大6～7個數量級摻雜工藝常用擴散方法

(1)液態源擴散：使保護氣體（如氮氣、氬氣）通過含有雜質元素的液態源，攜帶雜質蒸氣進入高溫擴散爐內的石英管中，雜質蒸氣經高溫熱分解并與硅片表面的硅原子反應，生成雜質原子，然后以雜質原子的形式向硅片內擴散。摻雜工藝液態源擴散具有設備簡單、操作方便、重復性好等優點，是生產中常采用的一種擴散方式。1.熱擴散工藝(2)片狀源擴散：將含有雜質元素的固態擴散源作成片狀，并將它與硅片間隔放置在擴散爐內進行擴散。生產中摻硼擴散時常采用的氮化硼（NB）擴散就屬于片狀源擴散。摻雜工藝氮化硼擴散示意圖

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的薄膜，然后在高溫下使這些雜質向硅片內擴散。磷、硼、砷等雜質都可通過這種方式擴散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。(4)涂層擴散：將雜質摻到化合物溶液中，并將這種含有雜質的化合物溶液涂布在硅片表面，在保護環境下進行高溫擴散。SiO2乳膠是一種常用于涂層擴散的化合物。摻雜工藝2.離子注入技術

將雜質元素的原子離子化，使其成為帶電的雜質離子，然后用電場加速這些雜質離子,使其具有很高的能量（一般為幾萬到幾十萬電子伏特），并用這些雜質離子直接轟擊半導體基片。摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數目(劑量)決定摻雜工藝理論分析表明,硅片中注入的雜質離子的分布近似為對稱高斯分布，雜質濃度最大的地方離硅片表面有一定距離。Rp：平均深度p：穿透深度的標準差Nmax=0.4NT/pNT：單位面積注入的離子數，即離子注入劑量摻雜工藝離子注入的分布有以下特點：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關。并雜質濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。2．離子注入最大值Nmax與注入劑量NT有關。而E0與NT都是可以控制的參數。因此，離子注入方法可以精確地控制摻雜區域的濃度及深度。3、摻雜的均勻性好4、溫度低：小于600℃5、可以注入各種各樣的元素6、可以對化合物半導體進行摻雜摻雜工藝鈍化工藝

在集成電路制作好以后，為了防制外部雜質，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使SiH4和NH3氣體分解，從而形成氮化硅而落在硅片上。集成電路制造工藝退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣氛中進行的熱處理過程都可以稱為退火。激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產生自由載流子，起到去