1第3章KL25簡介與硬件最小系統主要內容：3.1飛思卡爾Kinetis微控制器簡介3.2KL系列MCU概述與體系結構3.3KL25系列存儲映像 3.4KL25的引腳功能3.5KL25硬件最小系統原理圖3.6實踐硬件：SD-FSL-KL25-EVB3.7本章小結23.1飛思卡爾Kinetis系列微控制器簡介

飛思卡爾在2010年飛思卡爾技術論壇（FTF2010）美國站推出了Kinetis系列微控制器。面向領域不同，Kinetis系列基于ARMCortex-M內核陸續推出了KinetisK系列、L系列、M系列、W系列。KinetisK系列飛思卡爾的KinetisK系列產品組合有超過200種基于ARMCortex-M4結構的低功耗，高性能、可兼容的微控制器。目標應用領域是便攜式醫療設備、儀器儀表、工業控制及測量設備等。KinetisL系列飛思卡爾的KinetisL系列MCU不僅汲取了新型ARMCortex-M0+處理器的卓越能效和易用性、功耗更低、價格更低、效率更高，而且體現了Kinetis產品優質的性能、多元化的外設、廣泛的支持和可擴展性。目標應用領域是8/16位為微控制器應用領域的升級換代，適用于價格敏感、能效比相對較高領域，如手持設備、智能終端等。KinetisM系列飛思卡爾的KinetisM系列也是基于32位ARMCortex-M0+內核的MCU。

目標應用領域是經濟高效的單相或兩相電表設計中。KinetisW系列飛思卡爾的KinetisW系列MCU擴展了KinetisK系列基于ARMCortex-M4的成功之處。目標應用領域是智能電表、傳感器控制網絡、工業控制、數據采集等。343.2KL系列MCU概述與體系結構

3.2.1KL系列MCU概述KinetisL系列MCU的簡明特點：（1）內核單周期訪問內存速度可達1.77CoreMark/MHz。（2）執行跟蹤緩沖區：實現輕量級追蹤解決方案，更快定位修正“bug”。（3）BME（BitManipulationEngine）：位帶操作引擎技術支持對外圍寄存器的操作，與傳統的讀、修改、寫技術相比，減輕代碼量和周期數。（4）對外設和內存，最多提供4通道DMA請求服務，同時最大化減輕CPU介入。（5）CPU工作頻率最大可支持48MHz。51.KinetisL系列MCU的型號標識

飛思卡爾Kinetis系列MCU的型號眾多，但同一子系列的CPU核是相同的，多種型號只是為了適用于不同的應用場合。KinetisL系列命名格式為：

QKL##AFFFRTPPCC(N)

QKL##AFFFRTPPCC(N)MKL25Z128VLK462.KinetisL系列MCU的共性KinetisL系列MCU由五個子系列組成，分別是：KL0x、KL1x、KL2x、KL3x、KL4x。從應用的角度而言，KL0x屬于入門級芯片，KL1x屬于通用型芯片，而KL2x、KL3x、KL4x則更具針對性，KL2x系列具有USBOTG技術，KL3x系列支持段式LCD，KL4x系列為KL的旗艦系列，支持功能也最豐富。KinetisL系列MCU在內核、低功耗、存儲器、模擬信號、人機接口、安全性、定時器及系統特性等方面具有一些共同特點。73.KL25子系列MCU簡介本書以KL25子系列為藍本闡述嵌入式技術基礎，至本書出版時，該系列共有12個具體芯片型號。共同特點有：CPU工作頻率為48MHz；工作電壓為1.71V~3.6V；運行溫度范圍為-40℃~105℃；具有64B的Cache；具有USBOTG、定時器、DMA、UART、SPI、IIC、TSI、16位ADC、12位DAC等模塊。8

3.2.2KL系列MCU體系結構KL系列MCU是以AMBA總線規范為架構SOC（Systemonchip）。一般來說，AMBA架構包含高性能系統總線（AHB，AdvancedHighPerformaceBus）和低速、低功耗的外設總線（APB，AdvancedPeriPheralBus）。

系統總線AHB是負責連接ARM內核、DMA控制器、片內存儲器或其他需要高帶寬的模塊。外設總線APB則是用來連接系統的外圍慢速模塊，其協議規則相對系統總線AHB來說較為簡單，它與系統總線AHB之間則通過總線橋（Busbridge）相連，期望能減少系統總線的負載。9KL系列MCU體系結構圖1．AMBA總線規范ARM公司定義了AMBA（AdvancedMicrocontrollerBusArchitecture）總線規范，它是一組針對基于ARM內核、片內系統之間通信而設計的標準協議。在AMBA總線規范中，定義了AHB，APB，ASB這3種總線。2．總線橋（BusBridge）總線橋（BusBridge），在KL25參考手冊中也被稱為外設橋（Peripheralbridge），給外設橋的名字是AIPS-Lite。外設橋的作用是把交叉開關（Crossbarswitch）接口協議，轉換成私有外設總線協議（IPS/APB）。3．交叉開關（Crossbarswitch）交叉開關（Crossbarswitch）將總線主機與總線從機相連，該結構允許多達4路主機同時訪問不同總線從機。10113.3KL25系列存儲映像KL25把M0+內核之外的模塊，用類似存儲器地址的方式，統一分配地址。1.ROM區(FLASH區)存儲映像片內ROM區地址空間（0x0000_0000-0x1FFF_FFFF），用來存儲程序代碼、中斷向量表、只讀數據等，總計512MB。MKL25Z128VLK4為128KB,其地址為：0x0000_0000-0x0001_FFFF2.RAM區存儲映像片內RAM區該區域被用來存儲數據，包括堆棧，也能用來存儲程序代碼。123.4KL25的引腳功能本書以80引腳LQFP封裝的MKL25Z128VLK4芯片為例闡述ARMCortex-M0+架構的KinetisMCU的編程和應用。若沒有特殊說明，本書的KL25均指MKL25Z128VLK4芯片。13從需求與供給的角度把MCU的引腳分為“硬件最小系統引腳”與“I/O端口資源類引腳”兩大類。1.硬件最小系統引腳KL25硬件最小系統引腳包括電源類引腳、復位腳晶振引腳等，如表所示

142.I/O端口資源類引腳

除去需要服務的引腳外，其他引腳可以為實際系統提供I/O服務。芯片提供服務的引腳也可稱為I/O端口資源類引腳。KL25（80引腳LQFP封裝）具有61個I/O引腳。153.5KL25硬件最小系統原理圖MCU的硬件最小系統是指可以使內部程序運行所必須的最低規模的外圍電路，也可以包括寫入器接口電路。一般情況下，MCU的硬件最小系統由電源、晶振及復位等電路組成。隨著Flash存儲器制造技術的發展，硬件最小系統應該把寫入器的接口電路也包含在其中。KL25芯片的硬件最小系統包括電源電路、復位電路、晶振電路及與寫入器相連的SWD接口電路。161.電源及其濾波電路電路中需要大量的電源類引腳用來提供足夠的電流容量同時保持芯片電流平衡，所有的電源引腳必須外接適當的濾波電容抑制高頻噪音。去耦是指對電源采取進一步的濾波措施，去除兩級間信號通過電源互相干擾的影響。2.復位電路及復位功能復位，意味著MCU一切重新開始。復位引腳為T_RST。若T_RST信號有效（低電平）則會引起MCU復位。3.晶振電路晶振電路為芯片提供準確的工作時鐘。作為振蕩源的晶體振蕩器分為無源晶振（Crystal）和有源晶振（Oscillator）兩種類型。4.SWD接口電路通過SWD接口可以實現程序下載和調試功能。SWD接口只需兩根線，數據輸入/輸出線SWD_DIO和時鐘線SWD_CLK。

173.6實踐硬件：SD-FSL-KL25-EVB3.6.1SD-FSL-KL25-EVB硬件系統簡介

18193.6.2硬件系統的測試SD-FSL-KL25-EVB開發板的測試可以通過觀察三色燈變化、串口通信和USB口通信三個實驗來測試。在測試時不需要對開發板下載程序，只需在PC機端安裝USB轉串口的驅動程序和USB設備驅動程序。具體操作如下：1.驅動程序的安裝2.觀察三色燈變化3.測試串口通信4.USB口通信測試（詳細操作見書59頁）203.7本章小結本章內容對于嵌入式初學者學習kinetisL系列控制器提供了基本硬件知識概貌。（1）介紹Kinetis全系列MCU，包括子系列特性以及應用領域、分析Kinetis