計算機組成原理

——存儲器層次結構(1)2016-3-18幾個基本概念1、存儲器：計算機系統中的記憶設備，用來存放程序和數據。2、存儲元：存儲器的最小組成單位，用以存儲1位二進制代碼。3、存儲單元：CPU訪問存儲器的基本單位，由若干個具有相同操作屬性的存儲元組成。4、單元地址：存儲器中標識存儲單元的唯一編號，CPU通過該編號訪問相應的存儲單元。5、字存儲單元：存放一個字的存儲單元，相應的單元地址叫字地址。6、字節存儲單元：存放一個字節的存儲單元，相應的單元地址叫字節地址7、按字尋址計算機：可編址的最小單位是字存儲單元的計算機。8、按字節尋址計算機：可編址的最小單位是字節的計算機。9、存儲體：存儲單元的集合，是存放二進制信息的地方計算機組成原理4第3章存儲器層次結構3.1存儲器概述3.1.1存儲器的分類3.1.2存儲器的分級3.1.3主存儲器的技術指標3.2SRAM存儲器3.2.1基本的靜態存儲元陣列3.2.2基本的SRAM邏輯結構3.2.3讀/寫周期波形圖3.3DRAM存儲器3.3.1DRAM存儲位元的記憶原理3.3.2DRAM芯片的邏輯結構3.3.3讀/寫周期、刷新周期3.3.4存儲器容量的擴充3.3.5高級的DRAM結構3.3.6DRAM主存讀/寫的正確性校3.4只讀存儲器和閃速存儲器3.4.1只讀存儲器ROM3.4.2FLASH存儲器3.5并行存儲器3.5.1雙端口存儲器3.5.2多模塊交叉存儲器3.6cache存儲器3.6.1cache基本原理3.6.2主存與cache的地址映射3.6.3替換策略3.6.4cache的寫操作策略3.6.5Pentium4的cache組織3.7虛擬存儲器3.8奔騰系列的虛存組織計算機組成原理53.1存儲器概述3.1.1存儲器的分類（將第3章存儲器層次結構-2）3.1.2存儲器的層次結構（將第3章存儲器層次結構-2）3.1.3主存儲器的技術指標計算機組成原理63.1.3主存儲器的技術指標1、幾個基本概念：字存儲單元：存放一個機器字的存儲單元，相應的單元地址叫字地址，按字編址的機器稱之為字尋址計算機;字節存儲單元：存放一個字節的單元，相應的地址稱為字節地址，按字節編址的機器稱之為字節尋址計算機;一個機器字可包含多個字節，所以一個存儲單元也可包含多個能夠單獨編址的字節地址。計算機組成原理73.1.3主存儲器的技術指標2、幾個技術指標:(1)存儲容量：指一個存儲器中可以容納的存儲單元總數，以字節B為單位：KB、MB、GB、TB；1KB=210B1MB=220B1GB=230B1TB=240B存儲容量越大，能存儲的信息就越多;計算機組成原理83.1.3主存儲器的技術指標(2)存取時間(又訪問時間)：一次讀操作命令發出到該操作完成，將數據讀出到數據總線上所經歷的時間。通常取寫操作時間等于讀操作時間，故稱存儲器存取時間;(3)存儲周期：連續啟動兩次讀操作所需間隔的最小時間。通常，存儲周期略大于存取時間，其時間單位為ns;(4)存儲器帶寬：單位時間里存儲器所存取的信息量，用來衡量數據傳輸速度。通常以位/秒或字節/秒做度量單位;計算機組成原理93.2SRAM存儲器3.2.1基本的靜態存儲元陣列3.2.2基本的SRAM邏輯結構3.2.3讀/寫周期波形圖計算機組成原理103.2SRAM存儲器主存（內部存儲器）是半導體存儲器，根據信息存儲的機理不同分為兩類：靜態讀寫存儲器(SRAM)：存取速度快，一般用作cache。動態讀寫存儲器(DRAM)：存儲容量大，一般用作主存。計算機組成原理113.2.1基本的靜態存儲元陣列1、存儲位元：一個鎖存器（雙穩態觸發器），供電時可無限期保存數據

(0或1)，斷電則數據丟失；

2、三組信號線：(1)地址線：經地址譯碼器接每個存儲單元的選擇線(行線)，從而打開存儲元的輸入與非門，有數據輸入時，鎖存器記憶輸入數據；A0-A5，可指定26=64個存儲單元(2)數據線：I/O0，I/O1，I/O2，I/O3，根數等于機器字長；總存儲位元64*4=256；(3)控制線：R/W，控制讀寫操作；讀寫不會同時發生。計算機組成原理123.2.1基本的靜態存儲元陣列3、基本的靜態存儲元陣列存儲位元三組信號線地址線行線數據線控制線計算機組成原理133.2.2基本的SRAM邏輯結構SRAM芯片大多采用雙譯碼方式，以便組織更大的存儲容量。采用了二級譯碼：將地址分成x向、y向兩部分。計算機組成原理143.2.2基本的SRAM邏輯結構結構分析：A0~A7為行地址譯碼線：輸出256行；A8~A14為列地址譯碼線：輸出128行；存儲器數據寬度：8位存儲容量(32K×

8位)：

256行×128列×8位=28行×

27列×

8位=215

個(存儲單元)×

8位=32K×

8位計算機組成原理153.2.2基本的SRAM邏輯結構片選信號CS：低電平有效時門G1G2均被打開，選擇該芯片寫入時：寫使能信號WE低電平有效，G1開啟使輸入緩沖器打開，G2關閉使輸出緩沖器關閉，數據線上數據寫入存儲陣列中鎖存器；讀出時：讀使能信號OE低電平有效，G1關閉使輸入緩沖器關閉，G2打開使輸出緩沖器打開，存儲陣列中鎖存器中的數據讀出到數據線；注意：每時每刻WE和OE最多只有一個處于低電平；計算機組成原理163.2.2基本的SRAM邏輯結構讀與寫的互鎖邏輯片選信號，CS有效時(低電平)，門G1、G2均被打開。讀出使能信號OE有效時(低電平)，門G2開啟，當寫命令WE=1時(高電平)，門G1關閉，存儲器進行讀操作。寫操作時，WE=0，門G1開啟，門G2關閉。注意，門G1和G2是互鎖的，一個開啟時另一個必定關閉，這樣保證了讀時不寫，寫時不讀。片選信號讀使能信號寫使能信號計算機組成原理173.2.3讀/寫周期波形圖讀寫周期圖：反映SRAM工作時間關系1、讀周期：

讀數據：先地址線有效，再CS和OE同時有效，稍后數據線開始出現讀出數據，讀出后CS和OE都維持一段時間有效，使數據線上的數據維持較長時間；計算機組成原理183.2.3讀/寫周期波形圖讀周期相關參數：

讀出時間TAQ：從CS和OE都同時低電平有效開始到數據線上出現有效的讀出數據為止的時間；讀周期時間TRC：從地址線低電平有效開始到CS和OE處于高電平并允許地址線發生變化的一段時間；片選讀時間TEQ：CS負跳變開始至讀出數據所需要的時間；讀數據時間TGQ：從OE低電平有效開始至讀出數據所需要的時間；計算機組成原理193.2.3讀/寫周期波形圖2、寫周期：寫數據時，先地址線有效，再CS有效，后WE有效，稍后數據線上的寫入數據開始寫入鎖存器，數據寫入后依次致WE和CS高電平，為了寫入可靠，數據線上的數據維持到地址線有效可以改變信號之后；計算機組成原理203.2.3讀/寫周期波形圖寫周期相關參數：

片選對控制的建立時間TSA→從地址有效到寫有效的時間；寫入時間TWD→從數據線上數據正確建立開始到數據寫入結束的時間寫維持時間THD→數據寫完后要維持一段時間；寫周期時間TWC→從地址線低電平有效開始到CS和WE處于高電平并允許地址線發生變化的一段時間；存取周期為了便于控制，一般取讀周期時間TRC=寫周期時間TWC，稱存取周期計算機組成原理213.3DRAM存儲器3.3.1DRAM存儲位元的記憶原理3.3.2DRAM芯片的邏輯結構3.3.3讀/寫周期、刷新周期3.3.4存儲器容量的擴充3.3.5高級的DRAM結構（選學）3.3.6DRAM主存讀/寫的正確性校驗（選學）計算機組成原理223.3.1DRAM存儲元的記憶原理SRAM存儲器的存儲位元是一個觸發器，它具有兩個穩定的狀態。而DRAM存儲器的存儲位元是由一個MOS晶體管(起開關作用)和一個電容器(充滿電荷為1，沒有電荷為0)組成的記憶電路。計算機組成原理233.3.1DRAM存儲元的記憶原理寫1到存儲位元輸出緩沖器關閉、刷新緩沖器關閉，輸入緩沖器打開（R/W為低），輸入數據DIN=1送到存儲元位線上；行選線為高，打開MOS管，于是位線上的高電平給電容器充電，表示存儲了1。計算機組成原理243.3.1DRAM存儲元的記憶原理寫0到存儲位元：輸出緩沖器和刷新緩沖器關閉，輸入緩沖器打開，輸入數據DIN=0送到存儲元位線上；行選線為高，打開MOS管，于是電容上的電荷通過MOS管和位線放電，表示存儲了0。計算機組成原理253.3.1DRAM存儲元的記憶原理從存儲位元讀出1：輸入緩沖器和刷新緩沖器關閉，輸出緩沖器/讀放打開（R/W為高）。行選線為高，打開MOS管，電容上所存儲的1送到位線上，通過輸出緩沖器讀出放大器發送到DOUT，即DOUT=1。計算機組成原理263.3.1DRAM存儲元的記憶原理DRAM的刷新：由于讀出1是破壞性讀出，必須恢復存儲位元中原存的1。輸入緩沖器關閉，刷新緩沖器打開，輸出緩沖器讀放打開，DOUT=1經刷新緩沖器送到位線上，再經MOS管寫到電容上(充電)。計算機組成原理273.3.1DRAM存儲元的記憶原理每次讀出雖然是破壞性讀出，但他每次都會自動回復；當長期沒有讀/寫命令時，刷新電路會自動產生一次假讀而完成刷新操作；每個位單元的刷新時間間隔一般要求≤8ms;計算機組成原理283.3.2DRAM芯片的邏輯結構圖3.7(a)：1M×4位DRAM芯片的管腳圖，兩個電源、兩個地線、一個空腳（NC）。計算機組成原理293.3.2DRAM芯片的邏輯結構列選通信號行選通信號計算機組成原理303.3.2DRAM芯片的邏輯結構DRAM邏輯結構與SRAM不同：增加了行地址鎖存器和列地址鎖存器→由于DRAM存儲器容量很大，地址線寬度相應要增加，這勢必增加芯片地址線的管腳數目。為避免這種情況，采取的辦法是分時傳送地址碼。若地址總線寬度為10位，先傳送地址碼的高位部分A0～A9，由行選通信號RAS打入到行地址鎖存器；然后傳送地址碼的低位部分A10～A19，由列選通信號CRS打入到列地址鎖存器。芯片內部兩部分合起來，地址線寬度達20位，存儲容量為1M×4位。計算機組成原理313.3.2DRAM芯片的邏輯結構增加了刷新計數器和相應的控制電路→DRAM讀出后必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數器的長度等于行地址鎖存器。刷新操作與讀/寫操作是交替進行的，所以通過2選1多路開關來提供刷新行地址或正常讀/寫的行地址。計算機組成原理323.3.3讀/寫周期、刷新周期1、讀周期：從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止，即連續兩個讀周期的時間間隔。地址線行地址有效后，用行選通信號RAS打入行地址鎖存器；接著地址線上傳送列地址，用列選通信號CAS打入列地址鎖存器；經行列地址譯碼，讀寫命令R/W=1，數據線上有輸出數據。計算機組成原理333.3.3讀/寫周期、刷新周期2、寫周期：從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止的時間，即連續兩個讀周期的時間間隔。地址線行地址有效后，用行選通信號RAS打