第3章組合邏輯電路【學習目標】本章介紹組合邏輯電路的分析方法和設計方法，以及編碼器、譯碼器、數據選擇器、數據分配器、加法器、數值比較器等常用的中規模組合邏輯器件，重點介紹用中規模集成電路（MSI）設計組合邏輯電路。最后簡單介紹組合邏輯電路中的競爭-冒險問題。【能力目標】理解組合邏輯電路的基本概念、特點，掌握組合邏輯電路的一般分析、設計方法。重點掌握常用中規模集成電路（MSI）的工作原理、邏輯功能、使用方法及典型應用。數字邏輯電路分為類：組合邏輯電路和時序邏輯電路。組合電路邏輯功能特點：任意時刻的輸出僅取決于該時刻的輸入，而與信號作用前電路原來的狀態無關；

時序電路邏輯功能特點：任意時刻的輸出不僅取決于該時刻的輸入，而與信號作用前電路原來的狀態有關。3.1組合邏輯電路的特點3.2.1組合電路的分析步驟

（1）由已知的邏輯圖，寫出相應的邏輯函數式；（2）對函數式進行化簡；（3）根據化簡后的函數式列真值表，找出其邏輯功能。3.2組合邏輯電路的分析與設計方法

例：試分析圖示電路的邏輯功能。

解：第一步：由邏輯圖可以寫輸出F的邏輯表達式為：所謂組合邏輯電路的分析，就是根據給定的邏輯電路圖，求出電路的邏輯功能。第二步：可變換為

F=AB+AC+BC第三步：列出真值表。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１真值表第四步：確定電路的邏輯功能。由真值表可知，三個變量輸入Ａ，Ｂ，Ｃ，只有兩個及兩個以上變量取值為1時，輸出才為1。可見電路可實現多數表決邏輯功能。3.2.2組合邏輯電路的設計方法

設計步驟：(1)分析設計要求，設置輸入輸出變量并邏輯賦值；(2)列真值表；(3)寫出邏輯表達式，并化簡；(4)畫邏輯電路圖。與分析過程相反，組合邏輯電路的設計是根據給定的實際邏輯問題，求出實現其邏輯功能的最簡單的邏輯電路。

例：一火災報警系統，設有煙感、溫感和紫外光感三種類型的火災探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發出火災檢測信號時，報警系統產生報警控制信號。設計一個產生報警控制信號的電路。解：(1)分析設計要求，設輸入輸出變量并邏輯賦值；輸入變量：煙感A、溫感B，紫外線光感C；輸出變量：報警控制信號Y。邏輯賦值：用1表示肯定，用0表示否定。(2)列真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表寫邏輯表達式，并化簡；化簡得最簡式：

(4)畫邏輯電路圖：人們為解決實踐上遇到的各種邏輯問題，設計了許多邏輯電路。然而，我們發現，其中有些邏輯電路經常、大量出現在各種數字系統當中。為了方便使用，各廠家已經把這些邏輯電路制造成中規模集成的組合邏輯電路產品。比較常用的組合邏輯部件有編碼器、譯碼器、數據選擇器、加法器和數值比較器等等。3.3.1編碼器

3.3常用的組合邏輯電路用二進制代碼表示文字、符號或者數碼等特定對象的過程，稱為編碼。實現編碼的邏輯電路，稱為編碼器。目前經常使用的編碼器有普通編碼器和優先編碼器兩種。若編碼狀態數為2n，編碼輸出位數為n，則稱之為二進制編碼器。（1）普通編碼器—8線-3線編碼器

8-3EncoderI0I1Y0I2Y1:Y2:I7

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１任何時刻只允許輸入一個編碼請求其它輸入取值組合不允許出現，為無關項。（2）二進制優先編碼器（PriorityEncoder）在優先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現時，只對其中優先權最高的一個進行編碼。優先級別的高低由設計者根據輸入信號的輕重緩急情況而定。InputsOutputsEII0I1I2I3I4I5I6I7A2A1A0GSEO1xxxxxxxx0xxxxxxx00xxxxxx010xxxxx0110xxxx01110xxx011110xx0111110x011111100111111101111111111111000010010101001011011000110101110011110111110低電平有效允許編碼，但無有效編碼請求優先權最高反碼輸出EII7A2I6A1I5A0I4I3GSI2EOI1I074X14867911415543213121110選通輸出端GS和擴展輸出端EO：為擴展編碼器功能而設置。當GS=0，且EI=0時，表示“電路工作，且有編碼輸入”；當EO=0，且EI=0時，表示“電路工作，但無編碼輸入”。選通輸入端EI：只有在EI=0時，編碼器才處于工作狀態；而在EI=1時，編碼器處于禁止狀態，所有輸出端均被封鎖為高電平。3.3.2譯碼器

譯碼：編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。譯碼器：實現譯碼功能的電路。輸入為n位二進制代碼，輸出為2n個狀態，則稱之為二進制譯碼器。（1）二進制譯碼器——3-8譯碼器

3線-8線譯碼器74138真值表輸入輸出11111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110S為控制端（又稱使能端），S=1譯碼工作；S=0禁止譯碼，輸出全1。【例】試用3線-8線譯碼器74138構成4線-16線譯碼器。（2）二-十進制譯碼器二-十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。譯中為0拒絕偽碼（3）顯示譯碼器

數字顯示器件數字顯示器件是用來顯示數字、文字或者符號的器件，常見的有輝光數碼管、熒光數碼管、液晶顯示器、發光二極管數碼管、場致發光數字板、等離子體顯示板等等。我們主要討論發光二極管數碼管。

LED數碼管

LED數碼管又稱為半導體數碼管，它是由多個LED按分段式封裝制成的。

LED數碼管有兩種形式：共陰型和共陽型。七段顯示LED數碼管(a)外形圖(b)共陰型(c)共陽型公共陰極公共陽極高電平驅動低電平驅動

發光二極管（LED）的特點及其驅動方式

LED具有許多優點，它不僅有工作電壓低(1.5～3V)、體積小、壽命長、可靠性高等優點，而且響應速度快(≤100ns)、亮度比較高。一般LED的工作電流選在5~10mA，但不允許超過最大值（通常為50mA）。LED可以直接由門電路驅動。R為限流電阻1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101000011110000000000000000000001111111abcdefg輸出1111111111111111001BI/RBO輸入/輸出0123456789101112131415滅燈滅零試燈功能（輸入）111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×××100×LTRBI顯示字形輸入0000000100100011010001010110011110001001101010111100110111101111××××0000××××A3A2A1A0七段顯示譯碼器7448的功能表：稱為消隱輸入/滅零輸出端，均為低電平有效。：稱為滅零輸入端，低電平有效，用于將無效的零滅掉。：稱為燈測試輸入端，低電平有效。當它為0時，數碼管顯示數字8，表明該數碼管正常工作；否則，數碼管不能正常顯示。數碼管正常顯示時接高電平。例：用七段顯示譯碼器74LS48驅動共陰型LED數碼管。

例：設計一個有滅零控制的10位數碼顯示系統，要求保留小數點后一位有效數字。3.3.3數據選擇器和數據分配器

能夠按照給定的地址將某個數據從一組數據中選出來的電路。1．四選一數據選擇器4選1數據選擇器功能表輸入輸出使能地址1000000101001174x153——雙4選1數據選擇器A0A1D101YD11D122YD13D20D21D22D2374X15375142164315109111213D10D20D11D21D12D22D13D23D100D110D120D1300D200D210D220D230000000001001000110100010101100111100010011010101111XX1Y2YA1A0輸出輸入2．集成數據選擇器74x151——8選1數選器當時

例：試用一個雙4選1數據選擇器74LS153接成一個8選1數據選擇器。例：試用一個雙4選1數據選擇器74LS153實現邏輯函數：

解：令3．數據分配器

3.3.4加法器（1）1位加法器S=A⊕B=A·B+A·BCO=A·B0010100100011011AB輸入SCO輸出半加器全加器——74LS183雙全加器全加器能把本位兩個加數An、Bn和來自低位的進位Cn-1三者相加，得到求和結果Sn和該位的進位信號Cn。Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1（2）多位加法器串行進位加法器集成的4位超前進位加法器74HC283

用加法器設計組合邏輯電路8421BCD碼0011余3碼

例：將8421BCD碼轉換成余3碼。余3碼＝8421BCD碼＋3(即0011)3.3.5數值比較器數值比較器：能夠比較數字大小的電路。由真值表寫出邏輯表達式：由表達式畫出邏輯圖。輸入輸出ABFA＞BFA＜BFA=B00011011001010100001真值表（1）1位數值比較器（2）4位二進制數比較器——集成數值比較器7485（3）數值比較器的位數擴展串聯方式用2片7485組成8位二進制數比較器。并聯方式：并聯方式比串聯方式的速度快。用5片7485組成16位二進制數比較器3.4用中規模集成電路設計組合邏輯電路3.4.1用編碼器設計組合邏輯電路

【例】用兩片8線-3線優先編碼器74148組成16線-4線優先編碼器，其邏輯圖如圖所示，試分析其工作原理。【例】試用8線-3線優先編碼器74148組成8421編碼器。3.4.2用譯碼器設計組合邏輯電路【例】用74138和適當的門電路設計一個一位的二進制全減器。【例】用74138和適當的門電路實現邏輯函數【例】