第3章組合邏輯電路3.1“教、學、做”項目7：基于CC4028的“樓梯照明燈控制器”設計3.2組合邏輯電路的分析和設計方法3.3

算術運算電路3.4信號變換電路3.5

數值比較器※3.6

組合邏電路的競爭與冒險3.7

組合邏電路的設計※3.8“教、學、做”項目8：基于LM3914/5的蔬菜大棚“低成本溫度計”設計※3.9“教、學、做”項目9：基于CC4040的“霓虹燈控制器”設計※3.10“教、學、做”項目10：觸摸式“數字密碼鎖”的設計學習目標：1.

掌握CMOS組合邏輯電路的特點、基本的分析方法與設計方法2.

掌握半加器、全加器、常用算術/邏輯運算單元等算術運算集成電路的功能表、封裝圖及使用方法；3.

掌握典型的CMOS編碼器、譯碼器、數據選擇器、數據分配器等信號變換集成電路的的功能表、封裝圖及使用方法；4.

了解數值比較器集成電路的功能表和擴展方法；※3.1“教、學、做”項目7：基于CC4028的“樓梯照明燈控制器”設計BCD—七進制譯碼器CC4028的真值表如表3.10所列?！皹翘菡彰鳠艨刂破鳌比鐖D3.1所示。該電路用于樓梯照明燈的自動控制，既能提供上、下樓道的照明，又避免了電能的浪費。在圖3.1中，4線∕10線譯碼器CC4028、四2輸入或門CC4071、晶體管VT及繼電器KR等構成樓梯照明燈控制器。

圖3.1樓梯照明燈控制器Q2電路工作時，行人按一下裝在一樓的按鈕開關SB1(可延時Δt斷開)時，CC4071的門Ⅰ的輸入端⑵腳由原來的低電平“0”變為高電平“1”，從而使得CC4028的輸入端A變為高電平“1”，于是輸出端⒁腳Q1端變為高電平“1”。Q1端的高電平“1”一方面使晶體管VT1飽和導通，驅動繼電器KR1吸合，通過觸點接通一樓的照明燈，另一方面回送到CC4071門Ⅰ的輸入端①腳，使得CC4028的輸出端Q1自鎖在高電平“1”狀態上，SB1雖然此時斷開，但由于“自鎖”電路維持一樓的電燈仍然點亮，直到行人上二樓，再按一下裝在二樓的按鈕開關SB2時為止。當行人在二樓按下按鈕開關SB2的瞬間，CC4028的輸入端A和B均為高電平“1”，即輸入信號為0011，相應的輸出端Q3為高電平“1”，包括Q1在內的其他輸出端均為低電平“0”。此時VT1管截止，繼電器KR1釋放，一樓電燈熄滅。此時，只有輸入端B仍為高電平“1”，于是Q2輸出高電平“1”，它一方面使繼電器KR2吸合，接通二樓的照明燈，另一方面又實現了Q2端“自鎖”在高電平“1”狀態。同理，SB3和SB4的相繼按下，也將以同樣的過程來點亮本層樓的照明燈。按鈕SB1′～SB4′分別裝在各層樓的關燈按鈕(可延時斷開)，在不按動它們時，由于隔離二極管VD1～VD4的作用，D、C、B、A的高電平或低電平狀態均不受其影響。3.2組合邏輯電路的分析方法與設計方法若電路任何時刻的輸出狀態，僅取決于該時刻的輸入信號，而與輸入信號作用前電路所處的狀態無關，則稱其為“組合邏輯電路”。其電路結構特點是：電路僅僅由門電路組成，電路中無記憶元件，輸出端與輸入端之間無反饋。框圖如圖3.2所示。3.2.1組合邏輯電路的分析1、由給定的組合邏輯電路寫出輸出邏輯函數表達式。一般從輸入端開始，逐級寫出各個門的輸出邏輯函數表達式，從而寫出整個電路的輸出邏輯函數表達式。2、利用卡諾圖或邏輯公式對表達式進行化簡和變換，求出最簡輸出邏輯函數表達式。3、由輸出邏輯函數表達式列出真值表。4、分析真值表的特點，說明電路的邏輯功能。例3.1組合電路如圖3.3所示，分析該電路的邏輯功能。例3.2組合電路如圖3.4所示，分析該電路的邏輯功能。2、不必化簡，可以直接由輸出邏輯函數表達式得到如表3.2所列真值表。3、分析真值表的特點，說明電路的邏輯功能。從表3.2知，DCBA為8421BCD代碼，Y3Y2Y1Y0為循環碼，所以，圖3.3是一個將8421BCD代碼轉換為循環碼的電路。3.2.2組合邏輯電路的設計方法1、根據設計要求列出真值表。首先確定輸入變量和輸出函數，然后進行狀態賦值，寫出所有輸入變量取值組合對應的輸出函數值，列出真值表。2、由真值表寫出輸出邏輯函數表達式。3、進行化簡，求出邏輯函數表達式的最簡與或表達式。3、根據提供器件等條件變換輸出函數表達式。4、根據輸出函數表達式畫出邏輯圖。例3.4

設計一個用來判別一位十進制數的8421BCD碼是否大于5的電路。如果輸入值大于或等于5時，電路輸出1；當輸入小于5時，電路輸出為0。注意：一位十進制數在數字電路中用四位二進制數表示。十進制數X與四位二進制數ABCD的關系是X=8A+4B+2C+D。解：第一步：根據題意列出真值表，如表3.4所列。由于8421BCD碼每一位數是由四位二進制數組成，且其有效編碼為0000～1001，而1010～1111是不可能出現的，故在真值表中當作任意項d來處理。3.2.3、組合邏輯電路設計中應注意的問題1.輸入端的限制問題（扇入問題）。

①.多余輸入端的處理(如圖2.42，圖2.43所示的處理方法)。

②.電路提供的輸入端少于實際需要的輸入端。當集成電路的輸入端少于實際電路需要的輸入端數時，比輸入有多余端的處理措施復雜得多，通常采用分組的方法進行解決。2.扇出問題。

在我們設計電路時，最終的電路可能存在一個門電路的輸出帶的負載非常多，可能超過器件的帶負載能力，由于負載一般為同系列的門電路，故這問題通常叫做扇出問題。解決這種問題通過可通過兩種方法來解決：一種是采用扇出系數大的邏輯“門”作為輸出（通過器件手冊中稱為帶緩沖的門），這種門的扇出可達20個，是可以滿足要求的。另一種方法可采用分組的方法增加驅動能力。3.3算術運算電路半加器是只考慮兩個加數本身相加，而不考慮來自相鄰低位的進位Ci-1的邏輯電路。設計一位二進制半加器，輸入變量有兩個，分別為加數A和被加數B；輸出也有兩個，分別為和數S和進位C，真值表如表3.5所列。3.3.2全加器電路全加器是完成兩個二進制數Ai和Bi及相鄰低位的進位Ci-1相加的邏輯電路。設計一個全加器，其中，Ai和Bi分別是被加數和加數，Ci-1為相鄰低位的進位，Si為本位的和，Ci為本位的進位。全加器的真值表如表3.6所列。3.4信號變換電路表3.8

10進制轉換為BCD編碼器真值表

圖3.11

10進制數轉換成8421BCD編碼器。

10進制數轉換成8421BCD編碼的邏輯電路圖如圖3.11所示

2．優先編碼器。表3.9CC40147的真值表3.4.2譯碼器表3.10

4線-10線CC4028/74HC154的真值表（a）邏輯電路圖（b）引腳圖圖3.13

8421BCD碼－十進制碼譯碼器CC402840284線－10線譯碼器2.集成4線―10線譯碼器（a）引腳圖（b）邏輯功能示意圖圖3.14集成4線―10線譯碼器74HC42的引腳圖

CC74HC42CC74HC423.8421BCD碼轉換成10進制數的譯碼/鎖存/驅動器在各種數字設備中，經常需要將數字、文字和符號直觀地顯示出來，供人們直接讀取結果，或用以監視數字系統的工作情況。因此，顯示電路是許多數字設備中必不可少的部分。8421BCD碼轉換成七段10進制數碼顯示的譯碼器用來驅動各種顯示器件，從而將二進制代碼表示的數字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。②8421BCD碼轉換七段10進制顯示的譯碼器圖3.157段LED顯示器的引腳圖及其不同連接方式表3.11

7段顯示譯碼器CC4511的真值表（a）邏輯電路圖（b）引腳圖圖3.178421BCD碼7段顯示譯碼器CC4511

鎖存/7段譯碼/驅動器3.4.3數據選擇器數據選擇器按要求從多路輸入信號中選擇一路信號輸出，根據輸入端的個數可分為四選一(如CC4539)，八選一(如CC74HC151)等。其功能相當于如圖3.18所示的單刀多擲開關，“多路轉換開關”因此而得名。雙四選一選擇器CC4539的邏輯圖和符號圖分別如圖3.19(a)、(b)所示。其中，A1、A0為控制數據準確傳送的地址輸入信號，D0~D3供電路選擇的并行輸入信號，為選通端或使能端，低電平有效。當＝1時，選擇器不工作，禁止數據輸入。，選擇器正常工作允許數據選通。（a)邏輯圖(b)符號圖

圖3.19雙四選一數據選擇器CC4539

(a)符號圖（b）引腳圖圖3.2074HC151數據選擇器74HC15174HC15174HC1513.數據選擇器的擴展例3.5

兩片CC74HC151擴展成一片十六選一的數據選擇器。解：十六選一的數據選擇器的地址輸入端有四位，最高位A3的輸入可以由兩片八選一數據選擇器的使能端接非門來實現，低三位地址輸入端由兩片74HC151的地址輸入端并連而成，連接圖如圖3.21所示。當使能端E＝A3＝0時，由表3.9知，74HC151的低位片工作，根據地址控制信號A3A2A1A0選擇數據D0~D7輸出；只有當E＝A3＝1時，高位片工作，選擇D8~D15進行輸出。圖3.21由兩片CC74HC151構成的十六選一的數據選擇器表3.13

CC74HC151的功能表4.數據選擇器的應用例3.6

試用八選一數據選擇器CC74HC151產生邏輯函數若將式中A2、A1、A0用A、B、C來代替，且取D0＝D1＝D3＝D6＝1，D2＝D4＝D5＝D7＝0，則可得到實現該指定邏輯函數的邏輯圖，如圖3.22所示。圖3.22例3.6的邏輯圖；圖3.23例3.7的邏輯圖

例3.7

用數據選擇器實現三變量多數表決器。3.4.4數據分配器如圖3.24所示，數據分配器為1路對多對模擬開關，是數據選擇器的逆過程，為一路輸入變為多路輸出的電路。根據輸出端的個數不同，數據分配器可分為1路對4路模擬開關，1路對8路模擬開關等不同類型。

圖3.24數據分配器表3.14

1對8路模擬開關CC4051的功能表圖3.25CC74HC4352的引腳圖圖3.26CC4051的引腳圖3.5數值比較器數值比較器就是判斷兩個二進制數A、B誰大誰小的邏輯電路。比較結果有A＞B、A＜B、A＝B三種情況。1位數值比較器是多位數比較器的基礎。兩個二進制數進行比較，輸入信號是兩個要進行比較的1位二進制數，用A、B表示。輸出是比較的結果，有3種情況：A＞B、A＜B、A＝B，則分別用L1、L2、L3表示。設A＞B時L1＝1；A＜B時L2＝1；A＝B時L3＝1。

圖3.271位數值比較器的邏輯圖2.數值比較器的擴展圖3.29

數值比較器的位數擴展3.7組合邏輯電路的設計例3.11.

試用8選1芯片CC74HC151在走廊3處不同位置上的開關控制同一盞燈的邏輯電路，要求改變任何一個開關的狀態都能改變燈的原有狀態，既方便通行照明，又節約電能。解：(1)設3個輸入邏輯變量C、B和A代表安裝在走廊3處不同位置上的3個開關，邏輯輸出L代表燈的狀態，L=1表示燈亮。圖3.34

應用1的邏輯電路圖3.8“教、學、做”項目8：基于LM3914/5的蔬菜大棚“低成本溫度計”設計一、設計要求1、光柱顯示大棚內實測溫度，測量溫度范圍0o～35℃，分辨10級信號顯示。2、設定超35℃紅燈報警，低于0℃綠燈報警。設定溫度報警和超低溫報警伴隨聲音報警。3、檢測準確度優于5%。4、成本低于20元。1、設計電路框圖

圖3.36

蔬菜大棚低成本溫度計原理框圖圖3.37

蔬菜大棚低成本溫度計電路原理圖3、溫度/電壓轉換電路4、小信號放大電路圖3.37中的A1(LM358)，其中一半A1-1為電壓跟隨器，用于阻抗變換；另一半A1-2為反相比例放大器，其AV=―11.0℃時調整其輸出電壓為21.5V，在50℃時其輸出電壓為4.97V，在測量時使用同一直流電壓20V。5、條形圖驅動器LM3914/3915及其分段比較原理從圖3.38知，在LM3914/5內部用10個1KΩ的電阻將對應于0℃～50℃時A1-2的輸出電壓2145～4972mV平均分為10等分，分別接電壓比較器的同相輸入端與第⑤腳輸入的溫度檢測信號進行比較，可以得到11種結果。小于或等于2145mV(對應于0℃)、(2145+283)mV。10個LED指示燈D1～D10依次為D1不亮、D2亮、D3亮，形成光柱。為了更醒目起見，低于15℃的D3～D1用綠燈顯示。高于35℃的D10～D8用紅燈顯示。35℃～15℃溫度段的D7～D4用黃燈顯示。6、上、下限溫度超限報警設置用雙列金手指JP1、JP2接在LM3714/5的輸出端Q1～Q10。假如上限溫度設定為45℃，則Q9端輸出的低電平經過JP2、R9(10KΩ)送到U2(或非門CC4001)的第①腳，電阻R10接在U2的第②、③腳之間，形成負反饋，門U2-1等效為反相器。U2的第②腳電壓約等于UCC/2，位于線性放大的工作點，②腳電平的微小變化經過U2-1、U2-2的兩級放大，經過電容C2的正反饋到②腳，則引起自激振蕩。振蕩頻率f由R10、C2的值決定。第④腳的電平時高、時低控制門U2-3、U2-4的振蕩，于是產生斷續的“嘀—嘀”聲。壓電陶瓷喇叭Y1便發出報警聲。這時三極管VT1管的基極電位因Q2端低電平偏置VT1管截止，不影響Q9回路的狀態。當大棚內溫度低于5℃時，只有Q1端輸出低電平D燈亮，Q2～Q10輸出高電平，D2～D10燈都不亮。Q2端輸出的高電平通過JP1、R7、R8使VT1管基極為高電平，VT1管導通，VT1管的C極輸出低電平，U2的第腳為低電平產生報警聲振蕩。而在5℃～40℃范圍內，VT1管的基極電位因Q2端、JP1低電平而截止。Q9端、JP2高電平，送到U2-1的第①腳高電平→③腳低電平→⑤、⑥腳低電平→④腳低電平→⑿腳低電平→⑾高電平→⑽腳低電平。所以U2所有的腳位都處于固定的電平，不能形成振蕩，Y1不報警。JP1、JP2與Q1～Q10中的觸點連接，可根據設定的上、下限來設置，非常方便。

圖3.38LM3914/3915的內部結構框圖※3.9“教、學、做”項目9：基于CC4040的“霓虹燈控制器”設計一、設計要求1、控制器能使8路彩燈的流向可以變化，可以正向流水，也可以逆向流水。霓虹燈流動的方向可以手控也可以自動控制，自動控制的往返變換時間為5秒。2、霓虹燈的流速可以根據需求設置。3、霓虹燈可以間歇流動，10秒鐘間歇1次，間歇時間為1秒。二、設計電路框圖和參考原理電路圖圖3.39

霓虹燈控制器原理框圖555定時電路組成一個多諧振蕩器，發出連續脈沖，作為計數器的時鐘脈沖源。通過分頻器改變時鐘的頻率，從而改變霓虹燈的流速；采用加/減計數器則可以改變霓虹燈的流向。計數器的輸出接譯碼器以實現流水的效果。

圖3.40

霓虹燈控制器原理電路圖3、脈沖產生電路。流向和間歇控制電路的控制信號周期應該大于多諧振蕩器的基礎時鐘周期CP?？梢酝ㄟ^分頻電路得到所需要的控制信號。為了實現人眼能分辨的燈光流水效果，必須使時鐘脈沖的周期大于人眼的視覺停留時間，即T≥40ms。4、地址掃描電路U2。它是由12位二進制串行計數器/分頻器CD4040B構成。其第⑾腳CLR為清零端，高電平有效，當CLR=1時，Q1～Q12的輸出均為0；當CLR=1時，CD4040開始計數。第⑽腳接受U1(555)第③腳送來的時鐘脈沖。5、數據存儲電路U3。它是由存儲容量為4KB的8位二進制存儲器EPROM2732構成。地址掃描電路的輸出端Q1～Q12分別接U3的地址線A0～A11。隨著掃描過程的進行，從U3(EPROM2732)的數據線D0～D7上輸出預先存放在各存儲單元的數據。若EPROM存儲器中存放的是如表3.19所示的二進制數據，當地址掃描到0000、0000、0001時，則D0～D7輸出的是存儲單元001H內存放的數據02H，如表3