第七章第7章半導體存儲器及其接口教學重點芯片SRAM2114和DRAM4116

芯片EPROM2764和EEPROM2817ASRAM、EPROM與CPU的連接7.1半導體存儲器概述除采用磁、光原理的輔存外，其它存儲器主要都是采用半導體存儲器本章介紹采用半導體存儲器及其組成主存的方法CPU寄存器CACHE主存（內存）輔存（外存）7.1.1半導體存儲器的分類按用途分類內部存儲器（內存、主存）外部存儲器（外存、輔存）按存儲介質分類半導體集成電路存儲器磁存儲器光存儲器7.1.1半導體存儲器的分類（續）按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失詳細分類，請看圖示圖7.1半導體存儲器的分類半導體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態RAM（SRAM）動態RAM（DRAM）非易失RAM（NVRAM）掩膜式MROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細展開，注意對比7.1.2存儲器的主要性能參數存儲容量對于M位地址總線、N位數據總線的半導體存儲器芯片的存儲容量則為2M×N位芯片的存儲容量＝2M×N＝存儲單元數×存儲單元的位數存取速度存取時間(AccessTime)TA：啟動一次存儲器操作，到完成該操作所經歷的時間存儲周期(MemoryCycle)TMC：為連續進行兩次獨立的存儲器操作之間所需的最小時間間隔可靠性MTBF(MeanTimeBetweenFailures)，即平均故障間隔時間來衡量，MTBF越長，可靠性越高性能／價格比7.1.3微機存儲系統機構采用層次結構的存儲器系統CPU寄存器CACHE主存（內存）輔存（外存）用戶對存儲器的要求7.2半導體存儲器結構與原理本節主要介紹典型半導體存儲器芯片的內部結構及其存儲原理7.2.1

半導體存儲器芯片的結構地址鎖存地址譯碼存儲體控制電路AB數據緩沖讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據輸入的地址編碼來選中芯片內某個特定的存儲單元③

片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結構）或多位（字片結構）二進制數據一個存儲單元提供并行操作的位單元數稱為存儲器的字長

存儲容量與地址、數據線個數有關：芯片的存儲容量＝2M×N＝存儲單元數×存儲單元的位數

M：芯片的地址線根數

N：芯片的數據線根數

②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼：使用一個譯碼電路對全部地址進行譯碼，經過字選擇直接選中指定的存儲單元，各存儲單元按一維方向排列（一列或一行）雙譯碼：將地址分為X行和Y行兩部分，用兩個譯碼電路進行譯碼，產生行選擇和列選擇線，交叉為指定的存儲單元。雙譯碼可減少譯碼線例題例題：用存儲器芯片組成內存，在存儲器芯片內部存儲單元采用矩陣排列，主要是可以節省存儲器芯片內部譯碼電路。若要組成512字節的內存，不用矩陣形式來組織這些單元就需要條譯碼線，采用矩陣形式來排列，譯碼線就可以降低到條。51248③片選和讀寫控制邏輯片選端CS或CE有效時，可以對該芯片進行讀寫操作輸出OE控制讀操作。有效時，芯片內數據輸出該控制端對應系統的讀控制線寫WE（只有RAM芯片或EEPROM芯片才有此引腳）控制寫操作。有效時，數據進入芯片中該控制端對應系統的寫控制線例題例：某一SRAM芯片其容量2KB（2K*8），除電源和接地線之外，該芯片引出線的最小數目

。A、24B、26C、20D、22D7.2.26管SRAM存儲單元T3、T4為放大管，T1、T2為有源負載管。T5、T6是行選門控管，當行選信號為高電平時導通，使觸發器A點與原碼數據線D接通，B點與反碼數據線D接通

字或行選線 ABT5T6T1T2T3T4DD寫“1”，A點為高電平，

B點為低電平，使T4截止，T3導通。當行選信號消失后，T3和T4的互鎖將保持寫入的狀態不變，并由電源提供其工作電流，只要不斷電，該狀態就將一直保持下去。如果要寫“0”，則有關狀態相反

當選中該單元讀信息時，若A點為高電平，B點為低電平，則讀出“1”，否則讀出“0”六管靜態MOS存儲單元7.2.3單管DRAM存儲單元Cs上充有電荷時，表示存儲了信息“1”，當電容上無電荷（未充電或被放電）時，表示存儲了信息“0”。進行讀操作時，若有放電電流，則讀出了“1”，否則讀出了“0”CS行選擇線TS數據線三個問題：讀放大：讀出“1”時，輸出的高電平只有0.1V左右，使用高靈敏度的讀出放大器對輸出信號進行放大讀重寫。進行一次讀操作后，Cs中的電荷將幾乎被放完，破壞性讀出。每次讀操作后必須利用讀出放大器進行一次重寫操作。動態刷新。由于漏電，Cs中的電荷也會在2ms左右的時間內消失，而丟失“1”信息。必須定期進行刷新操作，方法是每隔1－2ms自動進行一次“空讀”操作

ROM主要由地址譯碼器、

存儲矩陣、

輸出電路三部分組成。7.2.4、ROM的結構及工作原理存儲容量＝2n×b（位）存儲單元地址4×4位ROM地址譯碼器存儲體存儲內容7.3

典型的半導體存儲芯片靜態RAMSRAM2114SRAMHM6116動態RAMDRAM4116DRAM2164EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A7.3.1靜態RAMSRAM的基本存儲單元是觸發器電路每個基本存儲單元存儲二進制數一位許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結構”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個地址SRAM芯片HM6116

24個引腳11條地址線8條數據線1條電源線Vcc和1條接地線GND3條控制引腳芯片允許（選中）CE（E）

寫允許信號WE（W）輸出允許信號OE（G）

典型的SRAM芯片HM6116芯片內共有16384（16K）個存儲位單元，字長8位，共2K個字，構成2KB的內存。

三位控制信號的組合控制6116芯片的工作方式。引腳

工作方式CEOEWED0—D7未選中（待用）HXX高阻讀出LLHDout寫入LHLDinSRAM芯片2114存儲容量為1024×418個引腳：10根地址線A9～A04根數據線I/O4～I/O1片選CS讀寫R/W123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4R/WA6A5A4A3A0A1A2CSGND功能SRAM2114的功能工作方式CSR/WI/O4～I/O1未選中讀操作寫操作100×10高阻輸出輸入7.3.2動態RAMDRAM的基本存儲單元是單個場效應管及其極間電容必須配備“讀出再生放大電路”進行刷新每次同時對一行的存儲單元進行刷新每個基本存儲單元存儲二進制數一位許多個基本存儲單元形成行列存儲矩陣DRAM一般采用“位結構”存儲體：每個存儲單元存放一位需要8個存儲芯片構成一個字節單元每個字節存儲單元具有一個地址DRAM芯片4116存儲容量為16K×116個引腳：7根地址線A6～A01根數據輸入線DIN1根數據輸出線DOUT行地址選通RAS列地址選通CAS讀寫控制WEVBBDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5VCC12345678161514131211109DRAM芯片2164存儲容量為64K×116個引腳：8根地址線A7～A01根數據輸入線DIN1根數據輸出線DOUT行地址選通RAS列地址選通CAS讀寫控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A7123456781615141312111097.3.3EPROM頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進行編程編程后，應該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1編程就是將某些單元寫入信息0EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數據線DO7～DO0片選/編程CE/PGM讀寫OE編程電壓VPP功能VDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM2716的功能工作方式CE/PGMOEVCCVPPDO7～DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗00＋5V＋25V輸出編程禁止01＋5V＋25V高阻EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數據線D7～D0片選CE編程PGM讀寫OE編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖7.3.4EEPROM用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時進行串行EEPROM：只有一位數據線EEPROM芯片2817A存儲容量為2K×828個引腳：11根地址線A10～A08根數據線I/O7～I/O0片選CE讀寫OE、WE狀態輸出RDY/BUSY功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOEA10CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM2817A的功能工作方式CEOEWERDY/BUSYI/O7～I/O0讀出維持字節寫入0100×11×0高阻高阻0輸出高阻輸入EEPROM芯片2864A存儲容量為8K×828個引腳：13根地址線A12～A08根數據線I/O7～I/O0片選CE讀寫OE、WEVccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615內存條

內存條是集中了多塊大容量DRAM芯片的內存模塊。7.4半導體存儲器與CPU的連接這是本章的重點內容譯碼和譯碼器存儲器容量擴充技術存儲器芯片片選端的處理7.4.1譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一一個“有效輸出”的過程N位編碼輸入2N位譯碼輸出唯一有效的輸出其余均無效譯碼器譯碼器件：采用門電路組合邏輯進行譯碼采用集成譯碼器進行譯碼，常用的器件有：2-4（4選1）譯碼器74LS1393-8（8選1）譯碼器74LS1384-16（16選1）譯碼器74LS154地址74LS1387.4.2存儲器容量擴充技術通常單片存儲芯片的容量不能滿足系統要求，需要多片組合來擴充存儲器的容量。存儲器擴充分為位擴充，字擴充和字位擴充。(1).位擴充當實際存儲器芯片每個單元的位數和系統需要內存單元字長不等時采用的方法。用1K*1的靜態芯片位擴充1KB的存儲器，需要芯片數為8。地址線A0-A9分別連在一起，各芯片的片選信號CS和讀/寫信號WE都分別連接在一起。（2）、字擴充當存儲器芯片上每個存儲單元的字長已滿足要求，但存儲單元的個數不夠時，需要增加存儲單元的數量，這就稱為字擴充。

1K*8的芯片擴充組成4KB，需要4片4片芯片的地址范圍為：

000H-3FFH，400H-7FFH，800H-BFFH，C00H-FFFH（3）、字位擴充需要同時進行位擴充和字擴充才能滿足系統存儲容量要求的方法稱為字位擴充。要構成128KB的內存，需要64K*1的芯片片，先位擴充，再字擴充。例：組成8K字節的存儲器，需要256*4位的存儲芯片

片。16647.4.3存儲器芯片片選端的處理當多個存儲器芯片組成存儲器時，CPU對某一存儲單元的尋址要經過兩個選擇：一是通過片選選擇存儲芯片。二是通過片內尋址從該芯片中選擇某一存儲單元。片內尋址是經片內的地址譯碼電路實現的。片選是由地址的高位部分提供，通過存儲器外部的有關電路產生的。（1）、線選法地址的高位直接作為各個芯片的片選信號，在尋址時只有一位有效來使片選信號有效的方法稱為線選擇法。只用少數幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）雖構成簡單，但地址空間嚴重浪費6116（2K*8）實現8KB的內存各芯片的尋址范圍：7000H-77FFH，6800H-6FFFH，5800H-5FFFH，3800-3FFFH（2）、部分譯碼法用部分高位地址進行譯碼產生片選信號只有部分高位地址線參與對存儲芯片的譯碼。

這樣，每個存儲單元將對應多個地址，導致“地址重疊”，這種情況要在系統設計中避免。優點：可簡化譯碼電路的設計缺點：但系統的部分地址空間將被浪費（3）、完全譯碼法全部高位地址譯碼產生片選信號。優點：充分利用了CPU的地址引腳，適用于大容量內存系統和需要擴充內存容量的系統。缺點：電路復雜產生片選信號的譯碼電路可采用很多方式7.5

PC系列微機的內存組織

8086CPU有20位地址線，可直接尋址1M字節的內存地址空間。8086CPU的16位微機系統，要求內存系統結構的設計能實現對內存的一次訪存操作既可以處理一個16位字，當然也可以只處理一個字節。

但是內存組織是按字節順序排列

.7.5.1內存分體結構8086系統中1M字節的內存地址空間實際上分成兩個512K字節的存儲體——“偶地址存儲體”和“奇地址存儲體”。偶地址存儲體連接8086低8位數據總線D7—D0，奇地址存儲體連接8086高8位數據總線D15—D8。地址總線的Al9—A1與兩個存儲體中的地址線Al8—A0直接連接。最低位地址線A0和8086的“總線高允許”BHE信號則用來選擇存儲體。BHE與A0的組合控制BHEA0操作涉及的數據線00讀/寫從偶數地址開始的一個字

D15－D0

01讀/寫奇數地址的一個字節

D15－D8

0110讀/寫從奇數地址開始一個字先讀/寫奇地址字節后讀/寫偶地址字節

D15－D8D7－D0

10讀/寫偶數地址的一個字節

D7－D0

11無效

當16位字的訪問內存地址為偶數地址時，A0為低電平而自動選中偶地址存儲體，并由地址Al9—A1選中其中的一個字節；同時，CPU將自動置BHE為低電平，選中奇地址存儲體，同樣由地址Al9—A1選中其中的一個字節，顯然該字節的地址等于所給偶數地址加1。這樣，分屬于兩個存儲體但地址碼連續的兩個字節將分別通過數據總線的高8位和低8位同時傳送，從而在一個總線周期中完成16位字的訪存操作，這也是標準工作情況。

內存訪問的兩種情況標準工作情況若訪問內存地址為奇地址時，A0為高電平，無法自動選中偶地址存儲體，則CPU只能使用兩個總線周期分兩步完成所要求的訪存操作：第一步，將BHE置低電平，在奇地址存儲體中選中指定的一個字節，通過數據總線的高8位傳送，在一個總線周期中完成第一字節的訪存操作。第二步，將所給奇數地址加1成為偶數地址，將BHE置高電平,A0置低電平，選中偶地址存儲體中的指定字節，通過數據總線的低8位傳送，在第二個總線周期中完成第二字節的訪存操作。這種情況需要使用兩個總線周期才能完成16位字的訪存操作。非標準工作情況P1471、系統內存（SM）2、擴展內存(XMS)（不做要求）3、擴充內存(EMS)（不做要求）7.5.2內存空間分布1．系統內存（SystemMemory）

系統內存對應的地址范圍是00000H—FFFFFH，可分成：常規內存保留內存兩部分。常規內存常規內存。這是系統內存中地址從00000H—9FFFFH的640KB的RAM區，又稱為“基本內存”、傳統內存”、“實存”。該內存區主要用來存放操作系統的核心程序、系統工作參數和一些應用程序。其最底端的00000H—003FFH為中斷向量表。保留內存

A0000H—BFFFFH為128KB的視頻緩沖區，用于緩存顯示的視頻圖形和文本信息。

C0000H—DFFFFH為128KB的ROM擴充區，用于視頻圖像ROM、擴充卡緩存和存放EMS頁面幀等。

E0000H—EFFFFH為64KB的保留區

F0000H—FFFFFH為64KB的系統ROM區，存放開機引導程序、診斷程序和系統BIOS。保留內存，對應地址從A0000H—FFFFFH，共384KB，由ROM或FlashROM及RAM組成。習題1、內存儲器是計算機系統中的

裝置，用來存放

和

。2、Intel4116RAM芯片容量為2K8，訪問該芯片須用

根地址線。3存貯器分為

、

、

、

。存儲程序數據11內部寄存器高速緩存內存外存4、8086CPU寫入一個規則字，數據線的高8位寫入

存儲體，低8位寫入

存儲體。5、對6116進行讀操作，6116引腳=

，=

，=

。奇偶0106、隨機存貯器即RAM是指（）

A.存貯單元中所存信息是隨機的。

B.存貯單元中的地址是隨機的。

C.用戶的程序和數據可隨機的放在內存的任何地方。

D.存貯器中存取操作與時間存貯單元物理位置順序無關。D7、動態存貯器刷新，下面哪種說法正確（）

A.刷新可在CPU執行程序過程中進行

B.刷新在外電路控制下，定時刷新，但刷新時，信息不讀出

C.在正常存貯器讀操作時也會發生刷新，可防止刷新影響讀出信息，故讀操作時，應關閉電路工作。

D.刷新過程一定伴隨著信息輸出，無法控制，故刷新時不要進行讀出操作。B8、用4K×8的存貯芯片，構成64K×8的存貯器，需使用多少4K×8的存貯芯片，正確答案為（）

A.128片B.16片C.8片D.32片B9、動態RAM芯片容量為16K×1位，要構成32K字節的RAM存貯器，需要該芯（）

A.4片B.8片C.16片D.32片10