Word-16-芯片工程師崗位職責(zé)16篇芯片asic設(shè)計(jì)工程師職位描述與崗位職責(zé)任職要求

職位描述：

工作職責(zé)：

1、為公司芯片提供asic設(shè)計(jì)（pd/dft/dfr/dfm）和工藝開發(fā)

2、負(fù)責(zé)芯片asic設(shè)計(jì)平臺(tái)建設(shè)，提升效率；

3、負(fù)責(zé)芯片floorplan規(guī)劃，物理可實(shí)現(xiàn)分析、dft/dfd等可測(cè)性設(shè)計(jì)計(jì)劃制定、設(shè)計(jì)實(shí)現(xiàn)，仿真驗(yàn)證，sta時(shí)序分析，ate測(cè)試向量交付等。負(fù)責(zé)實(shí)施從netlist到gds2的全部物理設(shè)計(jì)。

4、設(shè)計(jì)過程數(shù)據(jù)分析、測(cè)試大數(shù)據(jù)分析、良率提高等

任職要求：

業(yè)務(wù)技能要求：

1、嫻熟掌控深亞微米后端物理設(shè)計(jì)流程，嫻熟使用數(shù)字芯片物理設(shè)計(jì)/驗(yàn)證工具；

2、認(rèn)識(shí)icdft或ic規(guī)律設(shè)計(jì)流程，嫻熟使用synopsys或mentor的相關(guān)工具。

專業(yè)學(xué)問要求：

1、具備asic設(shè)計(jì)相關(guān)的學(xué)問和本事，對(duì)新工藝有一定了解；

2、或了解后端物理設(shè)計(jì)流程，有數(shù)字芯片物理設(shè)計(jì)/驗(yàn)證工具相關(guān)閱歷；

3、或了解dft或ic規(guī)律設(shè)計(jì)流程，有eda（synopsys/cadence/ansys/mentor/華大等）工具相關(guān)閱歷

4、或了解python/數(shù)據(jù)庫(kù)/web/tensorflow/ml，具有一定大數(shù)據(jù)分析本事

【第2篇】芯片驅(qū)動(dòng)工程師崗位職責(zé)

ivi芯片底層驅(qū)動(dòng)工程師合肥杰發(fā)科技有限公司合肥杰發(fā)科技有限公司,杰發(fā)科技,杰發(fā)職責(zé)描述:

1.負(fù)責(zé)設(shè)計(jì)、開發(fā)基于車載arm芯片的硬件適配層;

2.負(fù)責(zé)開發(fā)和維護(hù)基于linuxkernel的底層設(shè)備驅(qū)動(dòng)程序,完勝利能驗(yàn)證;

3.負(fù)責(zé)產(chǎn)品開發(fā)設(shè)計(jì)文檔的編寫

任職要求:

1.計(jì)算機(jī)、通信、電子方向本科及以上學(xué)歷;

2.2年以上的linux驅(qū)動(dòng)相關(guān)工作閱歷,扎實(shí)的c語(yǔ)音編程基礎(chǔ);

3.認(rèn)識(shí)arm平臺(tái)編程,豐盛的嵌入式系統(tǒng)調(diào)試閱歷;

4.有較好的英文水平,能夠正常閱讀英文spec;

5.有車載產(chǎn)品開發(fā)閱歷為佳,理解車載產(chǎn)品質(zhì)量要求標(biāo)準(zhǔn);

6.了解soc芯片設(shè)計(jì),認(rèn)識(shí)芯片驗(yàn)證流程,認(rèn)識(shí)palladium/protium仿真驗(yàn)證優(yōu)先;

7.良好的合作精神和團(tuán)隊(duì)意識(shí),有一定抗壓本事。

【第3篇】5g數(shù)字芯片工程師職位描述與崗位職責(zé)任職要求

職位描述：

工作職責(zé)：

1、從事無線soc/ip開發(fā)工作，包含soc整體開發(fā)，

2、ddr/片間高速接口/片內(nèi)存儲(chǔ)控制器等關(guān)鍵ip開發(fā)；

任職要求：

1、3年以上soc、ip開發(fā)閱歷，

2、嫻熟掌控verilog、systemverilog等語(yǔ)言，

3、具備良好的eda工具本事，具備綜合、pcolor:#3991e5;background:#f5f7f7;line-height:38px;margin:12px08px0;font-weight:bold;">【第4篇】芯片研發(fā)工程師崗位職責(zé)

芯片研發(fā)工程師1、碩士及以上學(xué)歷,半導(dǎo)體相關(guān)行業(yè)兩年工作閱歷;

2、了解半導(dǎo)體前后段工藝流程;

3、主要研發(fā)芯片、模組,懂電路設(shè)計(jì)。1、碩士及以上學(xué)歷,半導(dǎo)體相關(guān)行業(yè)兩年工作閱歷;

2、了解半導(dǎo)體前后段工藝流程;

3、主要研發(fā)芯片、模組,懂電路設(shè)計(jì)。

【第5篇】芯片開發(fā)工程師崗位職責(zé)

芯片開發(fā)工程師華星光電深圳市華星光電技術(shù)有限公司,華星,華星光電,華星光電集團(tuán),華星集團(tuán),華星職責(zé)描述:

1.負(fù)責(zé)硬件部分開發(fā)設(shè)計(jì)工作,bom本地化制作、原理圖設(shè)計(jì)、pcblayout審核

2.編寫硬件開發(fā)語(yǔ)言(verilog),及仿真、時(shí)序約束/分析、rtl代碼的規(guī)律綜合、調(diào)試、測(cè)試

3.運(yùn)用xilinx、altera等公司主流fpga器件及開發(fā)環(huán)境舉行項(xiàng)目開發(fā);

任職要求:

1.認(rèn)識(shí)硬件開發(fā)流程,并嫻熟操作相關(guān)軟件如orcad,powerpcb,allegro...

2.認(rèn)識(shí)硬體開發(fā)語(yǔ)言流程,并嫻熟編寫verilog,及認(rèn)識(shí)相關(guān)軟件如modelsim,questa.

3.認(rèn)識(shí)fpga設(shè)計(jì)流程,并嫻熟操作vivado(xilinx平臺(tái)),quartus(intel/altera平臺(tái)),diamond(lattice平臺(tái))。

【第6篇】數(shù)字芯片驗(yàn)證工程師崗位職責(zé)、要求

數(shù)字芯片驗(yàn)證工程師職位要求

1.本科3年，碩士2年以上soc驗(yàn)證閱歷；

2.認(rèn)識(shí)verilog語(yǔ)言及仿真技術(shù)；

3.認(rèn)識(shí)systemverilog和uvm；

4.認(rèn)識(shí)c/c++語(yǔ)言，認(rèn)識(shí)linux下shell/perl/python等腳本編程；

5.具有以下一種或多種驗(yàn)證閱歷優(yōu)先，soc總線協(xié)議(amba，ocp等)，ip驗(yàn)證閱歷者優(yōu)先(ethernet，usb，i2c，i2s，spi，uart等)，有數(shù)模混合仿真閱歷。

數(shù)字芯片驗(yàn)證工程師崗位職責(zé)

1.參加ip和soc的數(shù)字部分功能仿真驗(yàn)證和fpga原形驗(yàn)證；

2.按照設(shè)計(jì)規(guī)范制定驗(yàn)證計(jì)劃；

3.編寫和維護(hù)測(cè)試用例，完成回歸測(cè)試；

4.驗(yàn)證環(huán)境及平臺(tái)的開發(fā)與維護(hù)。

【第7篇】ai芯片編譯器架構(gòu)師/工程師職位描述與崗位職責(zé)任職要求

職位描述：

ai芯片編譯器架構(gòu)師/工程師

基本要求：

1.

認(rèn)識(shí)常用編譯器，如llvm的代碼和結(jié)構(gòu)，能基于開源編譯器舉行二次開發(fā)；

2.

認(rèn)識(shí)計(jì)算機(jī)體系結(jié)構(gòu)，對(duì)性能調(diào)優(yōu)有較好的理解；

3.

認(rèn)識(shí)linux，了解常用深度學(xué)習(xí)算法，認(rèn)識(shí)常用深度學(xué)習(xí)框架；

崗位職責(zé)：

1.

基于thinker人工智能加速器研發(fā)高效編譯器工具鏈，包括compiler/code-generator/assembler/simulator等；

【第8篇】ic芯片設(shè)計(jì)工程師崗位職責(zé)

socic芯片設(shè)計(jì)工程師soc設(shè)計(jì)工程師

職位描述

1.armsoc架構(gòu)設(shè)計(jì)

2.armsoc頂層集成

2.armsoc的模塊設(shè)計(jì)

任職要求musthave:

1.精通verilog語(yǔ)言

2.了解uvm辦法學(xué);

3.2-4年芯片設(shè)計(jì)閱歷;

4.1個(gè)以上的soc項(xiàng)目設(shè)計(jì)閱歷

5.精通amba協(xié)議

6.良好的交流本事和團(tuán)隊(duì)合作本事

preferredtohave:

1.arm子系統(tǒng)設(shè)計(jì)閱歷

2.amba總線互聯(lián)設(shè)計(jì)

3.ddr3/4,sd/sdio設(shè)計(jì)閱歷

4.uart/spi/iic設(shè)計(jì)調(diào)試閱歷

5.芯片集成閱歷

ic設(shè)計(jì)工程師

職位描述

1.完成基帶算法的規(guī)律實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.協(xié)作后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求musthave:

1.具有一定芯片設(shè)計(jì)閱歷

2.精通verilog,c語(yǔ)言

3..了解uvm辦法學(xué);

4.3-4年算法實(shí)現(xiàn)閱歷

5.良好的交流本事和團(tuán)隊(duì)合作本事

preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)閱歷

soc設(shè)計(jì)工程師

職位描述

1.armsoc架構(gòu)設(shè)計(jì)

2.armsoc頂層集成

2.armsoc的模塊設(shè)計(jì)

任職要求musthave:

1.精通verilog語(yǔ)言

2.了解uvm辦法學(xué);

3.2-4年芯片設(shè)計(jì)閱歷;

4.1個(gè)以上的soc項(xiàng)目設(shè)計(jì)閱歷

5.精通amba協(xié)議

6.良好的交流本事和團(tuán)隊(duì)合作本事

preferredtohave:

1.arm子系統(tǒng)設(shè)計(jì)閱歷

2.amba總線互聯(lián)設(shè)計(jì)

3.ddr3/4,sd/sdio設(shè)計(jì)閱歷

4.uart/spi/iic設(shè)計(jì)調(diào)試閱歷

5.芯片集成閱歷

ic設(shè)計(jì)工程師

職位描述

1.完成基帶算法的規(guī)律實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.協(xié)作后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求musthave:

1.具有一定芯片設(shè)計(jì)閱歷

2.精通verilog,c語(yǔ)言

3..了解uvm辦法學(xué);

4.3-4年算法實(shí)現(xiàn)閱歷

5.良好的交流本事和團(tuán)隊(duì)合作本事

preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)閱歷

【第9篇】芯片測(cè)試工程師崗位職責(zé)

芯片測(cè)試工程師工作職責(zé)

1.按照產(chǎn)品spec對(duì)芯片的功能及性能舉行測(cè)試，制定測(cè)試測(cè)試及測(cè)試方案

2.搭建芯片測(cè)試平臺(tái)，舉行芯片產(chǎn)品舉行測(cè)試計(jì)劃，測(cè)試工具及測(cè)試用例的預(yù)備

3.負(fù)責(zé)芯片功能，性能及牢靠性的測(cè)試所需的軟件及硬件的設(shè)計(jì)及調(diào)試

4.幫助芯片設(shè)計(jì)工程師對(duì)芯片問題舉行分析定位，并舉行解決計(jì)劃的有效性驗(yàn)證

職位要求

1.計(jì)算機(jī)，通訊，電子類專業(yè)，本科以上學(xué)歷，2年以上高速或射頻電路系統(tǒng)測(cè)試閱歷

2.嫻熟掌控高速及射頻芯片測(cè)試流程，認(rèn)識(shí)s參數(shù)，頻譜，眼圖，噪聲等測(cè)試辦法

3.嫻熟使用pna，頻譜儀，bert，高速示波器等高頻測(cè)試儀器

4.具備芯片測(cè)試用控制軟件的編程本事(vb，python)及測(cè)試硬件的設(shè)計(jì)能。

5.具有良好的組織學(xué)習(xí)本事、及交流協(xié)調(diào)本事工作職責(zé)

1.按照產(chǎn)品spec對(duì)芯片的功能及性能舉行測(cè)試，制定測(cè)試測(cè)試及測(cè)試方案

2.搭建芯片測(cè)試平臺(tái)，舉行芯片產(chǎn)品舉行測(cè)試計(jì)劃，測(cè)試工具及測(cè)試用例的預(yù)備

3.負(fù)責(zé)芯片功能，性能及牢靠性的測(cè)試所需的軟件及硬件的設(shè)計(jì)及調(diào)試

4.幫助芯片設(shè)計(jì)工程師對(duì)芯片問題舉行分析定位，并舉行解決計(jì)劃的有效性驗(yàn)證

職位要求

1.計(jì)算機(jī)，通訊，電子類專業(yè)，本科以上學(xué)歷，2年以上高速或射頻電路系統(tǒng)測(cè)試閱歷

2.嫻熟掌控高速及射頻芯片測(cè)試流程，認(rèn)識(shí)s參數(shù)，頻譜，眼圖，噪聲等測(cè)試辦法

3.嫻熟使用pna，頻譜儀，bert，高速示波器等高頻測(cè)試儀器

4.具備芯片測(cè)試用控制軟件的編程本事(vb，python)及測(cè)試硬件的設(shè)計(jì)能。

5.具有良好的組織學(xué)習(xí)本事、及交流協(xié)調(diào)本事

【第10篇】芯片后端設(shè)計(jì)工程師崗位職責(zé)

工作職責(zé)

負(fù)責(zé)asic/soc芯片的物理實(shí)現(xiàn)及推進(jìn)項(xiàng)目按時(shí)保質(zhì)完成,主要包括:主導(dǎo)floorplan,placementfunctionandtimingeco等方面的詳細(xì)實(shí)現(xiàn)工作;負(fù)責(zé)與前端設(shè)計(jì)團(tuán)隊(duì)、foundry/designservice/test負(fù)責(zé)推進(jìn)項(xiàng)目的后端整體進(jìn)度,并順當(dāng)投片。

工作要求

一本全日制本科或碩士畢業(yè),從事芯片物理設(shè)計(jì)3年以上,認(rèn)識(shí)rtl設(shè)計(jì)和驗(yàn)證基本流程;認(rèn)識(shí)lint和cdc相關(guān)工具;認(rèn)識(shí)物理設(shè)計(jì)流程;具有豐盛的頂層floorplan閱歷;具有豐盛的placement具有l(wèi)owpower,dft,sta,em/ir-drop/sianalysis,lec,physicalverification,dfm等方面扎實(shí)的理論和實(shí)踐基礎(chǔ);具有28nm以下工藝節(jié)點(diǎn)流片閱歷者優(yōu)先。

【第11篇】芯片物理設(shè)計(jì)工程師崗位職責(zé)

芯片物理設(shè)計(jì)工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興workwithfrond-enddesignteamandphysicaldesignteamforlargescaleasicchipphysicalimplementation(hierarchicaldesign).includetoplevelphysicalpartition,blocksizingandshaping,blockportassignment,powerplanning,top/blocklevelpcolor:#3991e5;background:#f5f7f7;line-height:38px;margin:12px08px0;font-weight:bold;">【第12篇】芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

芯片設(shè)計(jì)驗(yàn)證工程師瀚芯詢問上海瀚芯商務(wù)詢問有限公司,瀚芯詢問,瀚芯soc芯片設(shè)計(jì)驗(yàn)證工程師asicverificationengineer

position:icdesignverificationengineer,orabovelevel

location:shanghai

responsibilities:

-understandingtheexpectedfunctionalityofdesigns.

-developingtestingandregressionplans.

-verificationwithverilog/systemverilog/uvm

-setupverificationtestbenchinmodulelevelandchiplevel,defineandexecuteverificationplanwithfullfunctionalcoverage.

-designinganddevelopingverificationenvironment.

-runningrtlandgate-levelsimulations/regression.

-code/functionalcoveragedevelopment,analysisandclosure.

requirements:

-icverificationskillsandbasicknowledgeoflogicandcircuitdesign,goodcommunicationandproblemsolvingskills.

-systemverilog,vmm/ovm/uvmverificationmethdology.

-industrystandardasicdesignandverification

-master'sdegreewith5+yearsofexperience

【第13篇】芯片研發(fā)工程師崗位職責(zé)任職要求

芯片研發(fā)工程師崗位職責(zé)

崗位職責(zé)描述:

1:芯片工藝研發(fā)及優(yōu)化。

2:幫助芯片新設(shè)備、新材料的評(píng)估、開發(fā)及導(dǎo)入。

3:倒裝、垂直芯片的芯片工藝研發(fā)。

4:幫助對(duì)樣品分析以及分析報(bào)告的收拾。

5:協(xié)作chipscalepackage封裝工藝研發(fā)。

其他聘請(qǐng)要求(是否有任務(wù)人選等):

1.材料，電子，物理，光電相關(guān)科系本科以上畢業(yè)，具直接led或半導(dǎo)體業(yè)2年以上芯片研發(fā)閱歷。

2.材料，電子，物理，光電相關(guān)科系博士以上畢業(yè)，具直接led或半導(dǎo)體業(yè)芯片研發(fā)閱歷尤佳。

以上皆須熟文書處理軟件，材料分析，光學(xué)分析，固態(tài)晶體，光電半導(dǎo)體學(xué)問。

【第14篇】芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)芯片設(shè)計(jì)驗(yàn)證工程師職責(zé)任職要求

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

工作職責(zé):

1.負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2.負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資歷:

1.認(rèn)識(shí)計(jì)算機(jī)體系結(jié)構(gòu)

2.精通amba總線協(xié)議

3.有過至少一種商用noc產(chǎn)品的開發(fā)閱歷，例如arteris，netspeed，sonics。

4.認(rèn)識(shí)芯片前端開發(fā)流程，嫻熟使用nlint/spyglass/vcs等相關(guān)工具。

5.了解bsp，linux內(nèi)核等基礎(chǔ)學(xué)問，可以舉行軟件硬件功能劃分

6.了解芯片后端流程，可以按照floorplan、時(shí)序狀況以準(zhǔn)時(shí)鐘域、電源域狀況，調(diào)節(jié)noc架構(gòu)

7.良好的交流本事和團(tuán)隊(duì)合作本事工作職責(zé):

1.負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2.負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資歷:

1.認(rèn)識(shí)計(jì)算機(jī)體系結(jié)構(gòu)

2.精通amba總線協(xié)議

3.有過至少一種商用noc產(chǎn)品的開發(fā)閱歷，例如arteris，netspeed，sonics。

4.認(rèn)識(shí)芯片前端開發(fā)流程，嫻熟使用nlint/spyglass/vcs等相關(guān)工具。

5.了解bsp，linux內(nèi)核等基礎(chǔ)學(xué)問，可以舉行軟件硬件功能劃分

6.了解芯片后端流程，可以按照floorplan、時(shí)序狀況以準(zhǔn)時(shí)鐘域、電源域狀況，調(diào)節(jié)noc架構(gòu)

7.良好的交流本事和團(tuán)隊(duì)合作本事

【第15篇】芯片應(yīng)用工程師崗位職責(zé)

芯片應(yīng)用工程師安普德安普德(天津)科技股份有限公司,安普德,安普德職位描述:

?與市場(chǎng)營(yíng)銷,銷售和客戶合作,以支持評(píng)估/樣品申請(qǐng)和設(shè)計(jì)/設(shè)計(jì)活動(dòng)

?與銷售和客戶合作,為組件的性能特性提供建議,并為應(yīng)用程序推舉特定設(shè)備

?確定客戶對(duì)特定應(yīng)用的要求,并推舉正確的解決計(jì)劃

?創(chuàng)建和更新產(chǎn)品資料,以向客戶和銷售人員提供更多的產(chǎn)品技術(shù)信息;這將包括datasheet和應(yīng)用applicationnote

?為公司fae和其他合作同伴提供關(guān)鍵支持,以解決與公司產(chǎn)品的評(píng)估和設(shè)計(jì)相關(guān)的任何技術(shù)問題

?為客戶評(píng)估參考設(shè)計(jì)

?落實(shí)板級(jí)測(cè)試,調(diào)節(jié)和優(yōu)化芯片射頻性能