會計學1EDA綜合課程設計一、EDA-V型實驗系統介紹1、系統整體結構圖2、將要用到的主要模塊8位七段數碼管顯示模塊；16×16點陣模塊；CPLD/FPGA適配器接口；12位按鍵輸入模塊；18位撥碼開關輸入模塊；蜂鳴器輸出模塊；可調數字信號源；8×2LED燈。第1頁/共48頁實驗系統布局圖返回第2頁/共48頁8位七段數碼管顯示模塊第3頁/共48頁8位七段數碼管顯示模塊：

數碼管為共陰數碼管。本模塊的輸入口共有11個，其中8個段信號輸入口，分別為A、B、C、D、E、F、G、DP；3個位信號輸入口，分別為SEL0、SEL1、SEL2。其中SEL0、SEL1、SEL2位于16×16點陣模塊區，它們經3-8譯碼器后送給數碼管作位選信號，最右邊為第一位，對應關系如下表：接口序號數碼管狀態SEL2SEL1SEL0111第1位亮110第2位亮101第3位亮100第4位亮011第5位亮010第6位亮001第7位亮000第8位亮返回第4頁/共48頁16×16點陣模塊第5頁/共48頁16×16點陣模塊；列選信號為SEL0～SEL3經4-16線譯碼器后給出，最右邊為第一列；行選信號為L0～L15，最上方為第一行。SEL3SEL2SEL1SEL0點亮列號1111第1列1110第2列1101第3列1100第4列1011第5列1010第6列1001第7列1000第8列0111第9列0110第10列0101第11列0100第12列0011第13列0010第14列0001第15列0000第16列返回第6頁/共48頁CPLD/FPGA適配器接口：下載該芯片時將芯片選擇開關撥向CPLD。18位撥碼開關輸入模塊：開關撥向下時為低電平，撥向上時為高電平。輸出口最左邊對應開關D17，最右邊對應開關D0。蜂鳴器輸出模塊；當輸入口BELL_IN輸入高電平時，蜂鳴器響。返回12位按鍵輸入模塊開關彈起時為高電平，按下時為低電平。輸出口最左邊對應開關K1。第7頁/共48頁可調數字信號源：時鐘信號源可產生從1.2Hz~20MHz之間的任意頻率。該電路采用全數字化設計，提供的最高方波頻率為20MHz，最低頻率為1.2Hz，并且頻率可以在這個范圍內隨意組合變化。整個信號源共有6個輸出口（CLK0～CLK5），每個輸出口輸出的頻率各不相同，通過JP1～JP11這11組跳線來完成設置。具體設置方案見實驗指導書。返回第8頁/共48頁EDA綜合課程設計（一）

——計數器及數碼顯示綜合設計第9頁/共48頁一、

實驗目的1、

設計一個帶使能輸入、進位輸出及同步清0的增1十進制計數器，波形圖見圖1-1；2、

設計一個帶使能輸入及同步清0的增1十二進制計數器，波形圖見圖1-2；3、

設計一個帶使能輸入及同步清0的六十進制同步加法計數器；4、設計一個四位二進制可逆計數器；5、設計一個共陰7段數碼管控制接口，要求：在時鐘信號的控制下，使6位數碼管動態刷新顯示上述計數器的計數結果。

第10頁/共48頁8位LED顯示器接口

第11頁/共48頁EDA綜合課程設計（二）

——數字秒表設計第12頁/共48頁一、設計要求：秒表共有6個輸出顯示，分別為百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6個計數器與之相對應，6個計數器的輸出全都為BCD碼輸出，這樣便于和顯示譯碼器的連接。當計時達60分鐘后，蜂鳴器鳴響10聲。秒表的邏輯結構較簡單，它主要由顯示譯碼器、分頻器、十進制計數器、六進制計數器和報警器組成。在整個秒表中最關鍵的是如何獲得一個精確的100HZ計時脈沖。除此之外，整個秒表還需有一個啟動信號和一個歸零信號，以便秒表能隨意停止及啟動。第13頁/共48頁二、模塊結構四個10進制計數器：用來分別對百分之一秒、十分之一秒、秒和分進行計數；兩個6進制計數器：用來分別對十秒和十分進行計數；分頻器：用來產生100HZ計時脈沖；顯示譯碼器：完成對顯示的控制。

第14頁/共48頁三、實驗內容及步驟：1.根據電路持點，用層次設計概念將此設計任務分成若干模塊，規定每一模塊的功能和各模塊之間的接口。讓幾個學生分做和調試其中之一，然后再將各模塊合起來聯試。以培養學生之間的合作精神，同時加深層次化設計概念。2.了解軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄下的同一設計，如何熔合。3.適配劃分前后的仿真內容有何不同概念，仿真信號對象有何不同，讓學生有更深一步了解。熟悉了CPLD設計的調試過程中手段的多樣化。4.按適配劃分后的管腳定位，同相關功能塊硬件電路接口連線。5

所有模塊全用VHDL語言描述。第15頁/共48頁數字秒表內部結構圖。

第16頁/共48頁分時選擇模塊第17頁/共48頁四、硬件要求：主芯片EPF10K10LC84-4。

6位八段掃描共陰級數碼顯示管。二個按鍵開關（歸零，啟動）。

第18頁/共48頁五、實驗連線：輸入接口：1．代表歸零，啟動信號RESET、START的管腳分別連接按鍵開關。2．

蜂鳴器鳴響信號SPEAKER接蜂鳴器的輸入。3．代表計數時鐘信號CLK的管腳同2.5MHZ時鐘源相連。輸出接口：代表掃描顯示的驅動信號管腳SEL2，SEL1，SEL0和A～G參照設計一中的連法。

第19頁/共48頁EDA綜合課程設計（三）

——數字鐘設計第20頁/共48頁一、設計要求（數字鐘的功能）1．具有時，分，秒，計數顯示功能，以24小時循環計時。2．具有清零，調節小時、分鐘功能。3.具有整點報時功能，整點報時的同時LED燈花樣顯示。

第21頁/共48頁二、實驗目的：1．掌握多位計數器相連的設計方法。2．掌握十進制、六進制、二十四進制計數器的設計方法。3．鞏固多位共陰極掃描顯示數碼管的驅動及編碼。4．掌握揚聲器的驅動。5．LED燈的花樣顯示。6.掌握EDA技術的層次化設計方法。

第22頁/共48頁三、硬件要求：1．主芯片EPF10K10LC84-4。2．8個LED燈。3．蜂鳴器。4．8位八段掃描共陰極數碼顯示管。5．三個按鍵開關（清零，調小時，調分鐘）。

第23頁/共48頁四、實驗原理：在同一芯片EPF10K10上集成了如下電路模塊：

1．時鐘計數： 秒——60進制BCD碼計數； 分——60進制BCD碼計數； 時——24進制BCD碼計數；同時整個計數器有清零，調分，調時功能。在接近整數時間能提供報時信號。2．具有驅動8位八段共陰掃描數碼管的片選驅動信號輸出和八段字形譯碼輸出。3．蜂鳴器在整點時有報時驅動信號產生。4．LED燈在整點時有花樣顯示信號產生。第24頁/共48頁五、模塊說明:各種進制的計數及時鐘控制模塊（10進制、6進制、24進制）;掃描分時顯示、譯碼模塊;彩燈、揚聲器編碼模塊;各模塊都用VHDL語言編寫。各功能模塊連接示意圖如圖所示。

第25頁/共48頁

數字鐘各模塊連接示意圖

第26頁/共48頁六、實驗連線：輸入接口：1．代表清零、調時、調分信號RESET、SETHOUR、SETMIN的管腳分別連接按鍵開關。2．代表計數時鐘信號CLK和掃描時鐘信號CLKDSP的管腳分別同1HZ時鐘源和32HZ（或更高）時鐘源相連。輸出接口：1．代表掃描顯示的驅動信號管腳SEL2，SEL1，SEL0和A～G參照設計一中的連法。2．代表揚聲器驅動信號的管腳SPEAK同揚聲器驅動接口SPEAKER相連。3．代表花樣LED燈顯示的信號管腳LAMP0……LAMP2同三個LED燈相連。第27頁/共48頁EDA綜合課程設計（四）

——16X16點陣顯示綜合實驗

第28頁/共48頁一、

實驗要求

設計一個共陰16X16點陣控制接口，要求：在時鐘信號的控制下，使點陣動態點亮，點亮方式自行設計，其中列選信號為16-4編碼器編碼輸出。

16X16點陣控制接口

第29頁/共48頁二、實驗內容

16X16點陣控制接口引腳功能

控制器的引腳功能圖如上圖所示，其中：DIN[3..0]為顯示花樣模式選擇，高電平有效；CLK為時鐘輸入端；DOTOUT[15..0]為行驅動信號輸出；SELOUT[3..0]為列選信號輸出，為16-4編碼信號。第30頁/共48頁圖案1實現16X16點陣的16列同時從上往下依次點亮，全亮后16列又同時從下往上依次熄滅。第31頁/共48頁

列選信號：采用與7段數碼管的位選信號一樣的處理方法，即列掃描信號頻率大于24HZ。

行驅動信號：可以采用移位的方法，可先定義一個16位的信號，若最高位置為‘1’，我們采用右移的方法，使每一位都置‘1’，這就實現依次點亮；當第0位也置‘1’后，給第0位置‘0’，再采用左移的方法將每一位又重新置‘0’，這樣就實現了反相依次熄滅，等第15位為‘0’時，又重新開始，以此循環。對于其他的顯示花樣，請自行設計。第32頁/共48頁三、實驗連線將CP端接時鐘輸出，并使輸入頻率約為1MHZ，DIN[3..0]分別接4位撥碼開關，DOTOUT[15..0]分別接顯示模塊的L15~L0，SELOUT[3..0]分別接顯示模塊的SEL3~SEL0。

第33頁/共48頁一、實驗目的：1、了解點陣字符的產生和顯示原理。2、了解E2PROM和16×16點陣LED的工作機理。3、加強對于總線產生，地址定位的CPLD實現的理解。

二、硬件要求：1．

主芯片EPF10K10LC84-4。2．

可變時鐘源。3．

帶有事先編程好字庫/字符的E2PROM2864。4．

16×16掃描LED點陣。16X16點陣字符發生器

第34頁/共48頁三、實驗原理：

16×16掃描LED點陣的工作原理同8位掃描數碼管類似。它有16個共陰極輸出端口，每個共陰極對應有16個LED顯示燈。所以其掃描譯碼地址需4位信號線。

2864E2PROM存貯器是電可擦除/編程的只讀存貯器，容量為8k×8bit,有13位并行地址線和8位并行數據線，而一個完整的字符所需的存貯容間為32字節即32×8bit，也就是說2864最多可連續存256個16×16點陣字形。存貯方式可事先約定好。本實驗就是要通過CPLD芯片產生讀時序，將字形從2864中讀出，然后產生寫時序，寫入16×16的點陣，使其掃描顯示輸出。

第35頁/共48頁四、字庫格式說明這是一16×16點陣字庫，一個字占32個字節，例如“正”：

所對應的32個字節是：W0“00000000”，W1“00000000”，W2“00000000”，W3“00000000”，W4“00010000”，W5“00001000”，W6“00010000”，W7“00001000”……

第36頁/共48頁四、實驗內容、步驟、連線1、用EPF10K10芯片產生2864的地址和讀信號，A12~A0，OE，2816的CS片選接“0”，VPP接“1”。2、用EPF10K10芯片接收2864的數據信號D7~D0，對外產生16×16點陣的掃描驅動電路，其中段驅動HOUT0～7、LOUT0～7；片選地址SEL3～SEL0。3、對2864中的字符地址映射，編寫相應的順序的讀過程信號和寫過程信號，以及相應的掃描順序。用層次化設計調試，實現設計功能，進行適配劃分,根據結果調整，改進設計。

第37頁/共48頁4、實驗連線。（1）

輸入接口：代表掃描和地址產生的時鐘信號管腳同可調時鐘源相連，掃描時鐘CKDSP不低于250HZ，讀操作時鐘CLK不低于掃描時鐘的20倍；漢字選擇時鐘HZSEL在1HZ左右。代表字形數據的信號管腳D7～D0同2864的數據口相連。（2）

輸出接口：代表地址信號的管腳A0～A9同2864的地址相應端相連；代表掃描驅動的HOUT0～7、LOUT0～7，以及SEL0～SEL3信號管腳同16×16LED點陣的段驅動和片選地址端相連；第38頁/共48頁16X16點陣字符發生器的功能框圖如圖所示。

第39頁/共48頁題目五交通信號燈控制電路的設計設計一個交通信號燈控制電路。要求：1、主干道和支干道交替放行，主干道每次放行30秒，支干道每次放行20秒。2、每次綠燈變紅燈時，黃燈先亮5秒鐘，此時原紅燈不變。3、用十進制數字（遞增計數）顯示放行和等待時間。設計任務與要求：第40頁/共48頁第41頁/共48頁題目六彩燈控制器用給定IC設計、安裝與調試彩燈控制器,具體要求如下:（1）控制器有四組輸出,每組至少能驅動四只LED。（2）設計用十六只LED組成的彩燈圖案。圖案的狀態變換至少有三種,并且能定時自動切換。（3）彩燈圖案狀態變換的速度至少有快、慢兩種。（4）安裝并調試彩燈控制器

設計任務與要求：第42頁/共48頁第