第7章

數(shù)字電路了解數(shù)字電路的基礎(chǔ)知識(shí)7.1認(rèn)識(shí)邏輯門電路7.2認(rèn)識(shí)觸發(fā)器電路7.3 21世紀(jì)是信息化時(shí)代，信息化時(shí)代又被稱為數(shù)字時(shí)代，數(shù)字地球、數(shù)字化生存等概念已被人們耳熟能詳，今天的人們已越來越多地與數(shù)字聯(lián)系在一起，從個(gè)人身份證號(hào)、手機(jī)號(hào)到IP地址、QQ號(hào)、信用卡密碼等無不打上數(shù)字的烙印，數(shù)字已經(jīng)不完全是1、2、3了，它已經(jīng)完全侵入了我們的生活。7.1了解數(shù)字電路的基礎(chǔ)知識(shí)7.1.1認(rèn)識(shí)數(shù)字信號(hào)與數(shù)字電路

（1）數(shù)字信號(hào)—在數(shù)值上和時(shí)間上不連續(xù)變化（離散）的信號(hào)（見圖7.3）。

（2）模擬信號(hào)—在數(shù)值上和時(shí)間上連續(xù)變化的信號(hào)（見圖7.4）。

數(shù)字電路—處理數(shù)字信號(hào)的電路。

模擬電路—處理模擬信號(hào)的電路。圖7.3數(shù)字信號(hào)圖7.4模擬信號(hào)

我們?cè)谌粘Ｉ钪兴w驗(yàn)的世界其實(shí)是非常“模擬化”的。

從宏觀的角度看，這個(gè)世界一點(diǎn)也不數(shù)字化，反而具有連續(xù)性的特點(diǎn)，不會(huì)驟然開關(guān)、由黑而白、或是不經(jīng)過渡就從一種狀態(tài)直接跳入另一種狀態(tài)。

從微觀的角度看，和我們相互作用的物體（電線中流動(dòng)的電子或我們眼中的光子）都是相互分離的，只不過由于它們的數(shù)量太過龐大，因此，感覺上似乎連續(xù)不斷。

而事實(shí)上它們都是相互分離的，它們的變化也是離散的、跳躍式的，所以具有“數(shù)字化”的特點(diǎn)。

數(shù)字信號(hào)有很多的優(yōu)點(diǎn)，其中最主要的有以下5點(diǎn)。

（1）具有數(shù)據(jù)壓縮功能。

（2）具有糾正錯(cuò)誤的功能。

（3）抗干擾能力強(qiáng)，不易失真。

（4）傳輸容量大，便于多媒體集成。

（5）便于存儲(chǔ)、處理和交換。

由于數(shù)字信號(hào)的明顯優(yōu)點(diǎn)，所以現(xiàn)代的通信、廣播、電視、計(jì)算機(jī)數(shù)據(jù)傳輸?shù)染褜?shí)現(xiàn)或正在實(shí)現(xiàn)數(shù)字化。7.1.2認(rèn)識(shí)邏輯代數(shù)和邏輯變量數(shù)字電路的特點(diǎn)

數(shù)字電路主要研究的是信號(hào)的狀態(tài)，如燈的亮與不亮、開關(guān)的開與關(guān)、信號(hào)的有與無等，而不研究具體的信號(hào)大小。

數(shù)字信號(hào)基本上只有兩個(gè)狀態(tài)，所以常用二進(jìn)制數(shù)的0和1來表示，相應(yīng)的電信號(hào)用低電平和高電平表示，如：燈不亮—“0”—低電平；燈亮—“1”—高電平。開關(guān)斷開—“0”—低電平；開關(guān)閉合—“1”—高電平。

注意

低電平、高電平均是指一個(gè)電壓范圍而不是某個(gè)具體的電壓數(shù)值，如高電平通常為3～5V，低電平通常為0～0.4V。

（1）數(shù)字電路中的器件主要工作于“開”或“關(guān)”的狀態(tài)，不存在中間狀態(tài)，所以數(shù)字電路的基本元件又稱開關(guān)元件，基本數(shù)字電路又稱開關(guān)電路。

（2）數(shù)字電路中的數(shù)字運(yùn)算普遍采用的是二進(jìn)制。

數(shù)字信號(hào)之間的這種非數(shù)值的狀態(tài)關(guān)系，稱為邏輯關(guān)系，因此數(shù)字（開關(guān)）電路又稱邏輯電路。

邏輯電路中各輸入、輸出狀態(tài)稱為邏輯變量，它們之間的邏輯關(guān)系稱為邏輯函數(shù)（代數(shù)），邏輯變量與常規(guī)數(shù)學(xué)變量的不同之處在于它只有兩種取值（狀態(tài)），即“0”和“1”。

“0”和“1”在這里表示事物的兩種對(duì)立狀態(tài)，其本身沒有數(shù)值意義。

邏輯變量之間的運(yùn)算遵循一套不同于普通代數(shù)運(yùn)算的規(guī)則，稱為邏輯代數(shù)運(yùn)算規(guī)則。

邏輯體制分為正邏輯和負(fù)邏輯兩種，其規(guī)定如下。

正邏輯：“1”—代表高電平，“0”—代表低電平；

負(fù)邏輯：“1”—代表低電平，“0”—代表高電平。

沒有特殊說明，一般均為正邏輯。

邏輯代數(shù)的運(yùn)算包括邏輯加、邏輯乘和邏輯非3種基本運(yùn)算（類似于普通代數(shù)的加、減、乘、除）。邏輯加—又稱或運(yùn)算。邏輯乘—又稱與運(yùn)算。邏輯非—又稱非運(yùn)算。邏輯代數(shù)運(yùn)算規(guī)則如下。1．或運(yùn)算0

+

0

=

00

+

1

=

11

+

1

=

1A

+

0

=

AA

+

1

=

1A

+

=

1A

+

A

=

A2．與運(yùn)算0

×

0

=

00

×

1

=

01

×

1

=

1A

×

0

=

0A

×

1

=

AA

×

=

0A

×

A

=

A3．非運(yùn)算

=

1

=

0

=

A

邏輯代數(shù)運(yùn)算定律：A

×

B

=

B

×

AA

+

B

=

B

+

A(A

×

B)

×

C

=

A

×

(B

×

C)(A

+

B)

+

C

=

A

+

(B

+

C)A

×

(B

+

C)

=

A

×

B

+

A

×

C此式稱為摩根定律

（又稱反演定律）7.2認(rèn)識(shí)邏輯門電路

數(shù)字電路的基本組成元件是二極管、三極管、場(chǎng)效應(yīng)管等開關(guān)元件。7.2.1識(shí)讀基本門電路芯片，認(rèn)識(shí)基本門電路

數(shù)字電路最基本的邏輯運(yùn)算是邏輯與、邏輯或和邏輯非，實(shí)現(xiàn)這3種控制的單元電路分別稱為與門電路、或門電路和非門電路。數(shù)字集成電路芯片的使用常識(shí)

數(shù)字集成電路按照組成器件的種類主要分成兩類：一類是以普通三極管作為組成器件的集成電路，簡(jiǎn)稱TTL電路；另一類是以場(chǎng)效應(yīng)管作為組成器件的集成電路，簡(jiǎn)稱MOS電路，其中應(yīng)用最廣的是CMOS電路。 TTL電路型號(hào)以“CT”字母開頭，CMOS電路型號(hào)以“CC”字母開頭（詳見附錄A中的表A2）。

數(shù)字集成電路目前大量采用雙列直插式外形封裝，芯片管腳主要有14管腳和16管腳兩種，其管腳編號(hào)判讀方法是把標(biāo)志（凹口）置于左方，逆時(shí)針自左下腳依次而上，管腳依次為管腳1，管腳2，…，管腳14，其中右下角（管腳7或管腳8）為接地端，左上角（管腳14或管腳16）為直流電源。

要了解芯片的具體功能，必須閱讀芯片外引線排列圖。認(rèn)識(shí)與門電路和與邏輯

與門電路的符號(hào)如圖7.11（a）所示，其輸入端可以有2個(gè)或2個(gè)以上，輸出端有且只有1個(gè)，“＆”代表與邏輯關(guān)系。

與邏輯關(guān)系—當(dāng)決定一件事情的各個(gè)條件全部具備時(shí)，這件事情才會(huì)發(fā)生，這種因果關(guān)系稱為與邏輯關(guān)系。

例如，圖7.11（b）中開關(guān)A、B全閉合時(shí)，燈才會(huì)亮，對(duì)燈亮（果）而言，開關(guān)A、B閉合（因）是與邏輯關(guān)系。圖7.11與門符號(hào)和與門電路

與邏輯關(guān)系的表示方法如下。

（1）邏輯表達(dá)式：Y

=

AB，讀作Y等于A與B。

（2）真值表：將所有可能的輸入、輸出值對(duì)應(yīng)關(guān)系列成一張表（見表7.1）。

（3）波形圖（見圖7.12）。BAY000010100111表7.1 與門真值表與邏輯功能—有0出0，全1出1。圖7.12與門輸入、輸出波形圖認(rèn)識(shí)或門電路和或邏輯關(guān)系

或門電路的符號(hào)如圖7.14（a）所示，其中輸入端可以有2個(gè)或2個(gè)以上，輸出端有且只有1個(gè)，“≥”代表或邏輯關(guān)系。

或邏輯關(guān)系—當(dāng)決定一件事情的各個(gè)條件中，只要具備一個(gè)或者一個(gè)以上的條件，這件事情就會(huì)發(fā)生，這樣的因果關(guān)系稱為或邏輯關(guān)系。

例如，圖7.14（b）中開關(guān)A、B，只要其中任意一個(gè)閉合，燈Y就會(huì)亮，對(duì)于燈亮（果）而言，開關(guān)A、B閉合（因）是或邏輯關(guān)系。圖7.14或門符號(hào)和或門電路

或邏輯關(guān)系的表示方法如下。

（1）邏輯表達(dá)式：Y

=

A

+

B，讀作Y等于A或B。

（2）真值表（見表7.2）。

（3）波形圖（見圖7.15）。BAY000011101111表7.2 或門真值表或邏輯功能—有1出1，全0出0。圖7.15或門波形圖認(rèn)識(shí)非門電路和非邏輯關(guān)系

非門電路符號(hào)如圖7.17（a）所示，其輸入端只有一個(gè)，輸出端也只有一個(gè)，“1”和“

”代表非邏輯關(guān)系。

非邏輯關(guān)系—事情和條件總是呈相反的狀態(tài)，這種邏輯關(guān)系稱為非邏輯關(guān)系。

例如，圖7.17（b）中開關(guān)A閉合，燈就滅，而開關(guān)A斷開時(shí)，燈就亮，對(duì)

燈亮（果）而言，開關(guān)A閉合（因）是

非邏輯關(guān)系。圖7.17非門符號(hào)和非門電路

非邏輯關(guān)系的表示方法如下。（1）邏輯表達(dá)式：Y

=

，讀作Y等于A非。（2）真值表（見表7.3）。（3）波形圖（見圖7.18）。AY0110表7.3 非門真值表圖7.18非門輸入輸出波形圖7.2.2識(shí)讀組合門電路芯片，認(rèn)識(shí)組合門電路

與、或、非門電路稱為基本門電路，實(shí)際應(yīng)用中常常將它們組合起來使用，稱為組合門電路。或非門電路和或非邏輯關(guān)系

或非門符號(hào)如圖7.27所示。或非邏輯關(guān)系的表示方法如下。

（1）表達(dá)式：

。

（2）真值表（見表7.8）。圖7.27或非門符號(hào)BAY001010100110表7.8 或非門真值表

（3）波形圖（見圖7.28）。

或非邏輯功能—有1出0，全0出1。

常用的或非門芯片有74LS02（四2輸入或非門）、C007（雙4輸入或非門）等。圖7.28或非門波形圖異或門和異或邏輯關(guān)系

異或門符號(hào)如圖7.30所示。

異或邏輯關(guān)系的表示方法如下。

（1）表達(dá)式：Y

=

AB，讀作Y等于A異或B。

（2）真值表（見表7.9）。圖7.29從或非門輸入波形畫出輸出波形圖7.30異或門符號(hào)BAY000011101110表7.9 異或門真值表

（3）波形圖（見圖7.31）。

異或邏輯功能—輸入相同時(shí)出0，輸入不同時(shí)出1。

常用的異或門芯片為74LS86（四2輸入異或門）。圖7.31異或門波形圖

拓展與延伸組合邏輯電路的分析

在實(shí)際應(yīng)用中，大多不是單一的邏輯門電路，而是多種邏輯門的組合形式，稱為組合邏輯電路。

有些較為復(fù)雜的組合邏輯電路具有專門的功能，已制成專門的芯片，如計(jì)算機(jī)系統(tǒng)中使用的編碼器、譯碼器、數(shù)據(jù)分配器等。

無論是簡(jiǎn)單的組合邏輯電路，還是復(fù)雜的組合邏輯電路，都遵循組合門電路的邏輯關(guān)系，并且具有如下共同特點(diǎn)：任何時(shí)刻的輸出狀態(tài)，直接由當(dāng)時(shí)的輸入狀態(tài)決定，即不具有記憶功能。

輸出狀態(tài)與輸入信號(hào)作用前的電路狀態(tài)無關(guān)。

組合邏輯電路的分析方法如下。

（1）根據(jù)邏輯電路寫出表達(dá)式，由輸入到輸出逐級(jí)推導(dǎo)出輸出表達(dá)式。

（2）化簡(jiǎn)表達(dá)式。

（3）根據(jù)表達(dá)式，列出真值表。

（4）根據(jù)真值表，分析電路邏輯功能。7.3認(rèn)識(shí)觸發(fā)器電路7.3.1認(rèn)識(shí)觸發(fā)器觸發(fā)器的基本知識(shí)

觸發(fā)器是數(shù)字電路中的一類基本單元電路，目前主要采用集成電路形式，稱為集成觸發(fā)器。

觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，分別輸出高電平1和低電平0。

在沒有外界信號(hào)觸發(fā)時(shí)，觸發(fā)器的狀態(tài)保持穩(wěn)定。

當(dāng)有合適的外部觸發(fā)信號(hào)觸發(fā)時(shí)，觸發(fā)器可以由一個(gè)穩(wěn)態(tài)轉(zhuǎn)換為另一個(gè)穩(wěn)態(tài)。

觸發(fā)器在外部觸發(fā)信號(hào)觸發(fā)下，可以在兩個(gè)穩(wěn)態(tài)之間相互轉(zhuǎn)換。

觸發(fā)器如何轉(zhuǎn)換，由兩個(gè)條件決定，一是外部觸發(fā)信號(hào)（輸入信號(hào)），二是觸發(fā)器原狀態(tài)（初態(tài)）。

所以觸發(fā)器的狀態(tài)包含了初態(tài)的信息，故觸發(fā)器具有記憶功能。

觸發(fā)器的種類很多，但目前使用最多的是JK觸發(fā)器和D觸發(fā)器。

在觸發(fā)器的發(fā)展過程中，曾出現(xiàn)過基本RS觸發(fā)器、同步RS觸發(fā)器、主從RS觸發(fā)器等。

每一個(gè)新觸發(fā)器都是在克服原有觸發(fā)器缺點(diǎn)的基礎(chǔ)上改進(jìn)而來的。

觸發(fā)器有兩個(gè)輸出端，分別稱為Q端和

端，二者互為反相信號(hào)。

觸發(fā)器的輸入端依據(jù)不同類型而不同。

觸發(fā)器的主要邏輯功能如下。

置0—觸發(fā)器狀態(tài)Q變?yōu)?態(tài)，

變?yōu)?態(tài)。

置1—觸發(fā)器狀態(tài)Q變?yōu)?態(tài)，

變?yōu)?態(tài)。

維持—觸發(fā)器狀態(tài)Q不變，

維持原有狀態(tài)，

（初態(tài)）。

翻轉(zhuǎn)—觸發(fā)器狀態(tài)Q發(fā)生改變，即由第一個(gè)穩(wěn)態(tài)轉(zhuǎn)向另一個(gè)穩(wěn)態(tài)，

。

不同類型的觸發(fā)器實(shí)現(xiàn)上述功能的條件不一樣，也不是所有觸發(fā)器均具有上述邏輯功能（見表7.13）。邏輯功能RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器置0√√√×置1√√√×維持√√×√翻轉(zhuǎn)×√×√表7.13 4種觸發(fā)器的邏輯功能

√—表示具有該功能；×—表示沒有該功能。

幾種常見觸發(fā)器的電路符號(hào)如圖7.40～圖7.44所示。

（1）基本RS觸發(fā)器。

（2）同步RS觸發(fā)器。

（3）JK觸發(fā)器。

（4）D觸發(fā)器。

圖7.40基本RS觸發(fā)器圖7.41同步RS觸發(fā)器圖7.42JK觸發(fā)器圖7.43D觸發(fā)器

（5）T觸發(fā)器。

關(guān)于觸發(fā)器符號(hào)的說明如下。

（1）字母上方加橫線，表示加入低電平信號(hào)有效，如

，RS觸發(fā)器置0，

，RS觸發(fā)器置1。字母上方不加橫線，則表示高電平有效。

（2）電路符號(hào)中“

”表示的含義與字母上方加橫線含義一致。對(duì)于輸入端而言，表示低電平有效；對(duì)于輸出端而言，則表示為

輸出端；對(duì)于時(shí)鐘脈沖CP而言，則表示在CP由“1”→“0”時(shí)，觸發(fā)器狀態(tài)才發(fā)生變化。

（3）含有雙觸發(fā)器以上國(guó)產(chǎn)觸發(fā)器中，在它的輸入、輸出符號(hào)前加同一數(shù)字，如1R、1S、1Q、1、1CP等表示屬于同一觸發(fā)器的引出端。圖7.44T觸發(fā)器

（4）GND—接地端；NC—空腳；

（或CR）—總清零（置零）端，加上低電平（或高電平）信號(hào)后，可以讓總線所有的觸發(fā)器置0，即Q→0。

（5）依據(jù)基本組成器件的不同，集成觸發(fā)

器分成TTL和CMOS兩大類。前者電源電

壓VCC為+

5V，后者的電源電壓VDD

=

+

3V

～+

18V，VSS接電源負(fù)極。7.3.2驗(yàn)證集成觸發(fā)器的邏輯功能 、分別稱為直接置0端和直接置1端，二者為低電平有效。 它們可以不受其他輸入信號(hào)影響，使觸發(fā)器直接（強(qiáng)制）置0或置1。 常用于觸發(fā)器初始狀態(tài)清零。

各觸發(fā)器的邏輯功能真值表1．基本RS觸發(fā)器（見表7.18）Qn

+

1邏輯功能010置0101置111Qn維持00不定2．同步RS觸發(fā)器（見表7.19）RSQn

+

1邏輯功能00Qn維持011置1100置011不定3．JK觸發(fā)器（見表7.20）JKQn

+

1邏輯功能00Qn維持010置0101置111翻轉(zhuǎn)4．D觸發(fā)器（見表7.21）DQn

+

1邏輯功能00置011置15．T觸發(fā)器（見表7.22）TQn

+

1邏輯功能0Qn維持1n翻轉(zhuǎn)圖7.52二分頻器

拓展與延伸計(jì)數(shù)、譯碼、顯示電路簡(jiǎn)介一、計(jì)數(shù)器1．二進(jìn)制數(shù)

（1）只有0和1兩個(gè)數(shù)碼。

（2）逢2進(jìn)1。

（3）表示方法：(101)2、(1110)2等，分別讀作“101”、“1110”。2．二進(jìn)制與十進(jìn)制數(shù)互換

（1）二進(jìn)制數(shù)→十進(jìn)制數(shù)—乘權(quán)相加法。權(quán)指每一位的權(quán)重系數(shù)，對(duì)于二進(jìn)制而言，由低到高，各位的權(quán)分別為20、21、22、23…

二進(jìn)制數(shù)的每位數(shù)碼（0或1）乘以所在數(shù)位的權(quán)再加起來，等于對(duì)應(yīng)的十進(jìn)制數(shù)。3．二進(jìn)制計(jì)數(shù)器

二進(jìn)制計(jì)數(shù)器能以二進(jìn)制數(shù)的形式記錄輸入的CP脈沖的個(gè)數(shù)。 N位二進(jìn)制計(jì)數(shù)器由N個(gè)觸發(fā)器按一定規(guī)律連接而成，圖7.54所示為由JK觸發(fā)器組成的3位二進(jìn)制計(jì)數(shù)器。圖7.54JK觸發(fā)器組成的3位二進(jìn)制計(jì)數(shù)器 J、K端均懸空（相當(dāng)于1），故JK觸發(fā)器處于翻轉(zhuǎn)狀態(tài)，在開始計(jì)數(shù)前，先在

輸入一個(gè)0信號(hào)，清零，使Q2Q1Q0

=

000，然后在CP端依次輸入CP脈沖，各Q端狀態(tài)如表7.23所示。輸入脈沖CP序號(hào)Q2Q1Q0000010012010301141005101611071118000表7.23 真值表4．十進(jìn)制計(jì)數(shù)器

把二進(jìn)制計(jì)數(shù)器轉(zhuǎn)換成具有十進(jìn)制計(jì)數(shù)功能的計(jì)數(shù)器，即以4位二進(jìn)制數(shù)代表一位十進(jìn)制數(shù)，同時(shí)遵循逢十進(jìn)位的原則，如表7.24所示。輸入脈沖個(gè)數(shù)二進(jìn)制碼對(duì)應(yīng)十進(jìn)制數(shù)碼Q3Q2Q1Q0000000100011200102300113401004501015601106701117表7.24 二進(jìn)制計(jì)數(shù)器轉(zhuǎn)換成十進(jìn)制計(jì)數(shù)器

用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的方法稱為二—十進(jìn)制編碼，簡(jiǎn)稱BCD碼。 4位二進(jìn)制編碼各位的權(quán)分別為8、 4、2、1，故又稱為8421BCD碼。5．8421BCD碼集成計(jì)數(shù)器簡(jiǎn)介—CT74LS293 CT74LS293外引線排列圖。

其中Q0～Q3為輸出端，ROA、ROB為復(fù)位端，NC表示空腳。

表7.25所示為CT74LS293外引線功能表。圖7.55CT74LS293外引線排列輸入輸出ROAROBCPQ3Q2Q1Q011x00000X↓加法計(jì)數(shù)加法計(jì)數(shù)x0↓表7.25 CT74LS293外引線功能表

（1）當(dāng)ROA

=

ROB

=

1時(shí)，不論

或

為何種狀態(tài)，計(jì)數(shù)器清零，Q3Q2Q1Q0

=

0000。

（2）當(dāng)ROA

=

0或者ROB

=

0時(shí)，電路在

、

脈沖的下降沿作用下，進(jìn)行計(jì)數(shù)操作。

若將

與

相連，計(jì)數(shù)脈沖從

輸入，數(shù)據(jù)從Q3Q2Q1Q0端輸出，電路為4位異步二進(jìn)制加法計(jì)數(shù)器；若計(jì)數(shù)脈沖從

輸入，數(shù)據(jù)從Q3Q2Q1端輸出，電路為3位異步二進(jìn)制加法計(jì)數(shù)器。

表中“×”表示取值任意—或0或1，“↓”表示由高電平跳變到低電平—脈沖的下降沿觸發(fā)（若為“↑”，表示脈沖的上升沿—正跳變觸發(fā)）。二、數(shù)碼顯示器

數(shù)碼顯示器可將計(jì)數(shù)器的計(jì)數(shù)結(jié)果以十進(jìn)制數(shù)字形式直觀地顯示出來。

常用的數(shù)碼顯示器為7段數(shù)碼顯示器，它是由7根數(shù)碼管（常用發(fā)光二極管）排列成8字形（見圖7.56），不同數(shù)碼管組合，即可分別顯示