第7章慣用中規模集成組合邏輯電路學習關鍵點加法器編碼器、譯碼器多路選擇器、多路分配器一、二進制并行加法器全加器能對兩個1位二進制數進行相加并考慮低位來進位，即相當于3個1位二進制數相加，求得和及進位邏輯電路稱為全加器。Ai、Bi：加數，Ci-1：低位來進位，Si：本位和，Ci：向高位進位。一、二進制并行加法器全加器能對兩個1位二進制數進行相加并考慮低位來進位，即相當于3個1位二進制數相加，求得和及進位邏輯電路稱為全加器。全加器邏輯圖和邏輯符號實現多位二進制數相加電路稱為加法器。1、串行進位加法器組成：把n位全加器串聯起來，低位全加器進位輸出連接到相鄰高位全加器進位輸入。特點：進位信號是由低位向高位逐層傳遞，速度不高。2、并行進位加法器（超前進位加法器）進位生成函數進位傳遞函數進位表示式和表示式4位超前進位加法器遞推公式加法器級連集成二進制4位超前進位加法器1、8421BCD碼轉換為余3碼BCD碼+0011=余3碼2、二進制并行加法/減法器3、并行進位加法器應用舉例M=0時，B0=B，電路執行A+B+M=A+B運算；當M＝1時，B1=B，執行A－B=A+B+1運算。本節小結能對兩個1位二進制數進行相加而求得和及進位邏輯電路稱為半加器。能對兩個1位二進制數進行相加并考慮低位來進位，即相當于3個1位二進制數相加，求得和及進位邏輯電路稱為全加器。實現多位二進制數相加電路稱為加法器。按照進位方式不一樣，加法器分為串行進位加法器和超前進位加法器兩種。串行進位加法器電路簡單、但速度較慢，超前進位加法器速度較快、但電路復雜。加法器除用來實現兩個二進制數相加外，還可用來設計代碼轉換電路、二進制減法器和十進制加法器等。二、編碼器和譯碼器輸入10個互斥數碼輸出4位二進制代碼真值表（1）二—十進制編碼器指示輸出ＳＳ＝０：輸出編碼ＡＢＣＤ無效；Ｓ＝１：輸出編碼ＡＢＣＤ有效．1、編碼器（2）優先編碼器在優先編碼器，每個輸入含有不一樣優先級，當多個輸入信號有效時，只對優先級最高輸入信號編碼。集成3位二進制優先編碼器74LS148集成3位二進制優先編碼器74LS148真值表輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效IS為使能輸入端，低電平有效。OS為使能輸出端，通常接至低位芯片端IS。OS和IS配合能夠實現多級編碼器之間優先級別控制。QEX為擴展輸出端，是控制標志。QEX＝0表示是編碼輸出；QEX＝1表示不是編碼輸出。集成3位二進制優先編碼器74LS148級聯16線-4線優先編碼器本節小結

用二進制代碼表示特定對象過程稱為編碼；實現編碼操作電路稱為編碼器。編碼器分二進制編碼器和十進制編碼器，各種編碼器工作原理類似，設計方法也相同。集成二進制編碼器和集成十進制編碼器均采取優先編碼方案。2、譯碼器把代碼狀態特定含義翻譯出來過程稱為譯碼，是編碼逆過程。實現譯碼操作電路稱為譯碼器。（1）二進制譯碼器設二進制譯碼器輸入端為n個，則輸出端為2n個，且對應于輸入代碼每一個狀態，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。前者，輸出有效電平為高電平，稱為高電平譯碼；后者，輸出有效電平為低電平，稱為低電平譯碼。常見二進制譯碼器有2-4線譯碼器、3-8線譯碼器和4-16線譯碼器。3-8譯碼器真值表輸入：3位二進制代碼輸出：8個互斥信號（輸出為高電平有效）邏輯表示式邏輯圖電路特點：與門組成陣列，每一個輸出都是最小項集成二進制譯碼器74LS138A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效），S1、S3、S2為選通控制端。當S1＝1、S3+S2=0時，譯碼器處于工作狀態；當S1＝0、或S3+S2=1時，譯碼器處于禁止狀態。真值表輸入：自然二進制碼輸出：低電平有效

譯碼器各個輸出都是輸入變量最小項，能夠利用全譯碼器進行組合電路設計。例用3-8譯碼器設計全減器邏輯電路。全減器真值表

一位全減器有三個輸入：被減數Ai、減數Bi、來自相鄰低位借位；有兩個輸出：差Di和相鄰高位借位Gi。依據二進制減法規則，寫出其真值表。由真值表寫出其最小項表示式。Di（Ai、Bi、Gi-1）=m1+m2+m4

+m7Gi（Ai、Bi、Gi-1）=m1+m2+m3

+m7邏輯電路二-十進制譯碼器輸入是十進制數4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出是與10個十進制數字相對應10個信號，用Y9～Y0表示。因為二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。把二-十進制代碼翻譯成10個十進制數字信號電路，稱為二-十進制譯碼器。（2）二-十進制譯碼器集成8421BCD碼譯碼器74LS42真值表（一）（輸入是正當BCD碼）真值表（二）（輸入是非法BCD碼）TTL門電路7442拒絕非法BCD碼輸入，當輸入是非法BCD碼時，10個輸出皆為1。（高電平無效）七段數碼顯示器內部電路

用來驅動各種顯示器件，從而將用二進制代碼表示數字、文字、符號翻譯成人們習慣形式直觀地顯示出來電路，稱為顯示譯碼器。（3）七段顯示譯碼器b=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極2、顯示譯碼器真值表僅適合用于共陰極LED真值表集成顯示譯碼器74LS48引腳排列圖功效表輔助端功效由真值表能夠看出，為了增強器件功效，在74LS48中還設置了一些輔助端。這些輔助端功效以下：（2）動態滅零輸入端：低電平有效。當＝0、且譯碼輸入全為0時，該位輸出不顯示，即0字被熄滅；當譯碼輸入不全為0時，該位正常顯示。本輸入端用于消隱無效0。如數據0034.50可顯示為34.5。（1）試燈輸入端：低電平有效。當＝0時，數碼管七段應全亮，與輸入譯碼信號無關。本輸入端用于測試數碼管好壞。輔助端功效（3）滅燈輸入/動態滅零輸出端：這是一個特殊引腳，有時用作輸入，有時用作輸出?？闯蔀檩斎胧褂?，且＝0時，數碼管七段全滅，與譯碼輸入無關。看成為輸出使用時，受控于和：當＝1且＝0時，輸入數碼全0時，＝0；其它情況下＝1。本端鈕主要用于顯示多位數字時，多個譯碼器之間連接。本節小結把代碼狀態特定含義翻譯出來過程稱為譯碼，實現譯碼操作電路稱為譯碼器。實際上譯碼器就是把一個代碼轉換為另一個代碼電路。譯碼器分二進制譯碼器、十進制譯碼器及字符顯示譯碼器，各種譯碼器工作原理類似，設計方法也相同。二進制譯碼器能產生輸入變量全部最小項，而任一組合邏輯函數總能表示成最小項之和形式，所以，由二進制譯碼器加上或門即可實現任何組合邏輯函數。另外，用4線-16線譯碼器還可實現BCD碼到十進制碼變換。7.1.3多路選擇器和多路分配器1、多路選擇器多路選擇器也稱為多路開關（MUX）：從多路輸入信號中選擇一路信號輸出。有兩類輸入：2n個數據輸入信號和n個控制輸入信號（又稱地址輸入），一個輸出端。n位控制輸入從2n個數據輸入中選擇一路輸入信號從輸出端輸出。4路選擇器電路方框圖以下：控制（地址）A1A0控制開關S打到何處。A1A0=00，S打到D0，Y=D0A1A0=01，S打到D1，Y=D1A1A0=10，S打到D2，Y=D2A1A0=11，S打到D3，Y=D3真值表邏輯表示式地址變量輸入數據由地址碼決定從４路輸入中選擇哪１路輸出。經典集成數據選擇器雙4選1

74153選通控制端G為低電平有效，即G=0時芯片被選中，處于工作狀態；G=1時芯片被禁止，Y≡0。（G也稱為使能端）本節小結

數據選擇器是能夠從來自不一樣地址多路數字信息中任意選出所需要一路信息作為輸出組合電路，至于選擇哪一路數據輸出，則完全由當初選擇控制信號決定。

2、多路分配器多路分配器也稱為數據分配器（DEMUX）：依據n位控制輸入信號，在2n個數據輸入中選擇一路輸出，將一路輸入信號從該輸出端輸出。4路分配器電路方框圖以下：控制（地址）A1A0控制開關S打到何處。A1A0=00，S打到f0，f0=DA1A0=01，S打到f1，f1=DA1A0=10，S打到f2，f2=DA1A0=11，S打到f3，f3=D由地址碼決定將輸入數據Ｄ送給哪１路輸出。真值表邏輯表示式地址變量輸入數據把二進制譯碼器使能端作為數據輸入端，二進制代碼輸入端作為地址碼輸入端，則帶使能端二進制譯碼器就是數據分配器。由譯碼器74LS138組成1路-8路數據分配器數據輸入端G1=1G2A=0地址輸入端DEMUX與譯碼器十分相同,只要將多路分配器數據輸入端接1,則多路分配器四個輸出f0、f1、f2、f3就是地址輸入A1、A0最小項。數據分配器應用