1、數(shù)字電子技術(shù)總復(fù)習(xí)第1頁第一章 邏輯代數(shù)一、二進(jìn)制數(shù)表示法1.任意(N)進(jìn)制數(shù)展開式普遍形式： 第 i 位系數(shù) 第 i 位權(quán)2. 幾個(gè)慣用進(jìn)制數(shù)之間轉(zhuǎn)換(1) 二-十轉(zhuǎn)換：(2) 十-二轉(zhuǎn)換：整數(shù)轉(zhuǎn)換-連除法小數(shù)轉(zhuǎn)換-連乘法快速轉(zhuǎn)換法：拆分法第2頁(3) 二-八轉(zhuǎn)換:(4) 八-二轉(zhuǎn)換:（5）二-十六轉(zhuǎn)換：（6）十六-二轉(zhuǎn)換：第3頁二進(jìn)制代碼：編碼后二進(jìn)制數(shù)。用二進(jìn)制代碼表示十個(gè)數(shù)字符號(hào) 0 9，又稱為 BCD 碼（Binary Coded Decimal ）幾個(gè)常見BCD代碼：8421碼余 3 碼2421碼5211碼余 3 循環(huán)碼二、二進(jìn)制代碼二-十進(jìn)制代碼：有權(quán)碼無權(quán)碼第4頁三、 基本和慣

2、用邏輯運(yùn)算1. 與邏輯：ABY&2. 或邏輯：ABY13. 非邏輯：AY1第5頁(1) 與非邏輯 (NAND)(2) 或非邏輯 (NOR)(3) 與或非邏輯 (AND OR INVERT)AB&4. 幾個(gè)慣用復(fù)合邏輯運(yùn)算AB1AB&CD1第6頁(4) 異或邏輯(ExclusiveOR)(5) 同或邏輯(ExclusiveNOR)(異或非)AB=1AB=1= AB第7頁5. 邏輯符號(hào)對(duì)照美國符號(hào)ABYAY國家標(biāo)準(zhǔn)符號(hào)AB&A1ABYAB1第8頁國家標(biāo)準(zhǔn)符號(hào)美國符號(hào)AB&ABYAB=1ABYABYAB1第9頁或：0 + 0 = 01 + 0 = 11 + 1 = 1 與：0 0 = 00 1 =

3、01 1 = 1 非：（二、）變量和常量關(guān)系(變量：A、B、C)或：A + 0 = AA + 1 = 1與:A 0 = 0A 1 = A 非：四、 公式和定理（一、） 常量之間關(guān)系(常量：0 和 1 )第10頁（三、）與普通代數(shù)相同定理交換律結(jié)合律分配律（四、）邏輯代數(shù)一些特殊定理同一律A + A = AA A = A還原律德 摩根定理第11頁 將Y 式中“.”換成“+”,“+”換成“.” “0”換成“1”,“1”換成“0” 原變量換成反變量，反變量換成原變量（五、）關(guān)于等式三個(gè)規(guī)則1. 代入規(guī)則：等式中某一變量都代之以一個(gè)邏輯函數(shù)，則等式依然成立。2. 反演規(guī)則：不屬于單個(gè)變量上反號(hào)應(yīng)保留不

4、變運(yùn)算次序：括號(hào) 乘 加注意:第12頁3. 對(duì)偶規(guī)則：假如兩個(gè)表示式相等，則它們對(duì)偶式也一定相等。將 Y 中“. ”換成“+”,“+”換成“.” “0” 換成“1”,“1”換成“0” 第13頁（六、）若干慣用公式推廣第14頁（七、）關(guān)于異或運(yùn)算一些公式異或同或AB(1) 交換律(2) 結(jié)合律(3) 分配律(4) 常量和變量異或運(yùn)算(5) 因果交換律假如則有= ABAB第15頁（一、）標(biāo)準(zhǔn)與或表示式五、 邏輯函數(shù)標(biāo)準(zhǔn)與或式和最簡式標(biāo)準(zhǔn)與或式就是最小項(xiàng)之和形式1. 最小項(xiàng)概念：2. 最小項(xiàng)性質(zhì)：(1) 任一最小項(xiàng)，只有一組對(duì)應(yīng)變量取值使其值為 1 ；(2) 任意兩個(gè)最小項(xiàng)乘積為 0 ；(3) 全體

5、最小項(xiàng)之和為 1 。3. 最小項(xiàng)編號(hào)：第16頁4. 最小項(xiàng)是組成邏輯函數(shù)基本單元 任何邏輯函數(shù)都是由其變量若干個(gè)最小項(xiàng)組成，都能夠表示成為最小項(xiàng)之和形式。第17頁六、 邏輯函數(shù)公式化簡法一、并項(xiàng)法:（與或式最簡與或式）公式定理二、吸收法：三、消去法：四、配項(xiàng)消項(xiàng)法：第18頁七、 邏輯函數(shù)圖形化簡法（一、）邏輯變量卡諾圖(Karnaugh maps)2. 卡諾圖特點(diǎn)：用幾何相鄰表示邏輯相鄰(1) 幾何相鄰：相接 緊挨著相對(duì) 行或列兩頭相重 對(duì)折起來位置重合(2) 邏輯相鄰：兩個(gè)最小項(xiàng)只有一個(gè)變量不一樣化簡方法：邏輯相鄰兩個(gè)最小項(xiàng)能夠合并成一項(xiàng)，并消去一個(gè)因子。1. 卡諾圖畫法：第19頁3. 卡諾

6、圖中最小項(xiàng)合并規(guī)律：(1) 兩個(gè)相鄰最小項(xiàng)合并能夠消去一個(gè)因子(2) 四個(gè)相鄰最小項(xiàng)合并能夠消去兩個(gè)因子(3) 八個(gè)相鄰最小項(xiàng)合并能夠消去三個(gè)因子2n 個(gè)相鄰最小項(xiàng)合并能夠消去 n 個(gè)因子第20頁關(guān)鍵點(diǎn)：（1）一個(gè)組合方格數(shù)必須是2冪，即201，212，224，238等等。所以，不可能將三個(gè)方格組組合成一個(gè)組合，即使它們都是相鄰。（2）不可能組合邏輯上不相鄰最小項(xiàng)對(duì)。所以，要合并對(duì)應(yīng)方格必須組成矩形或正方形。第21頁（二、）邏輯函數(shù)卡諾圖表示法1. 依據(jù)變量個(gè)數(shù)畫出對(duì)應(yīng)卡諾圖；2. 將函數(shù)化為最小項(xiàng)之和形式； 3. 在卡諾圖上與這些最小項(xiàng)對(duì)應(yīng)位置上填入 1 ， 其余位置填 0 或不填。第22頁

7、（三、） 含有約束邏輯函數(shù)化簡 1.約束項(xiàng)：不會(huì)出現(xiàn)變量取值所對(duì)應(yīng)最小項(xiàng)。(2) 在邏輯表示式中，用等于 0 條件等式表示。2. 約束條件表示方法(1) 在真值表和卡諾圖上用叉號(hào)()表示。3.化簡步驟:(1) 畫函數(shù)卡諾圖，次序 為：(2) 合并最小項(xiàng)，畫圈時(shí) 既能夠當(dāng) 1 ，又能夠當(dāng) 0(3) 寫出最簡與或表示式第23頁注意：合并時(shí)，終究把 作為 1 還是作為 0 應(yīng)以得到包圍圈最大且個(gè)數(shù)最少為標(biāo)準(zhǔn)。包圍圈內(nèi)都是約束項(xiàng)無意義。只要把全部1圈完即可。第24頁 八、邏輯函數(shù)表示方法及其相互之間轉(zhuǎn)換一、邏輯表示式二、真值表三、卡諾圖第25頁第二章 門電路一、 分立元器件門電路（一）二極管與門uYu

8、AuBR0D2D1+VCC+10VuYuAuBROD2D1-VSS-10V（二）二極管或門第26頁二、 TTL門電路 Roff 關(guān)門電阻（2.5k）即：當(dāng) Ri 為 2.5 k 以上電阻時(shí) , 輸入端相當(dāng)于高電平。第27頁三、集電極開路門OC 門(Open Collector Gate) 1. 符號(hào) 2. OC 門主要特點(diǎn)YAB&+V CCRCOC 門必須外接負(fù)載電阻和電源才能正常工作。第28頁+V CCRCY1AB&G1Y2CD&G2Y四、 輸出三態(tài)門 TSL門(Three - State Logic) 正常工作狀態(tài)： 0 或 1高阻態(tài) 3. 實(shí)現(xiàn)線與邏輯第29頁 應(yīng)用舉例：(1) 用做多路

9、開關(guān)(2) 用于信號(hào)雙向傳輸(3) 組成數(shù)據(jù)總線第30頁第三章 組合邏輯電路一、 概述1. 邏輯功效特點(diǎn) 電路在任何時(shí)刻輸出狀態(tài)只取決于該時(shí)刻輸入 狀態(tài)，而與原來狀態(tài)無關(guān)。2. 電路結(jié)構(gòu)特點(diǎn)(1) 輸出、輸入之間沒有反饋延遲電路(2) 不包含記憶性元件(觸發(fā)器)，僅由門電路組成第31頁二、組合邏輯電路分析方法分析步驟邏輯圖邏輯表示式化簡真值表說明功效三、組合邏輯電路設(shè)計(jì)方法設(shè)計(jì)步驟邏輯抽象列真值表寫表示式化簡或變換畫邏輯圖第32頁四、半加器和全加器1. 半加器（Half Adder）兩個(gè) 1 位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。2. 全加器（Full Adder）兩個(gè) 1 位二進(jìn)制數(shù)相加，考慮低位進(jìn)

10、位。五、加法器（Adder）1. 4 位串行進(jìn)位加法器2. 超前進(jìn)位加法器六、數(shù)值比較器第33頁七、 編碼器（Encoder）二進(jìn)制編碼器二十進(jìn)制編碼器分類：普通編碼器優(yōu)先編碼器或八、二進(jìn)制譯碼器 (Binary Decoder) 2 線 4 線譯碼器3 線 8 線譯碼器4 線 16 線譯碼器九、二-十進(jìn)制譯碼器(Binary-Coded Decimal Decoder)將 BCD 碼翻譯成對(duì)應(yīng)十個(gè)輸出信號(hào)第34頁半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽極每字段是一只發(fā)光二極管十、顯示譯碼器數(shù)碼顯示器aebcfgdabcdefgR+ 5 V 低電平驅(qū)動(dòng)abcdefgR+5 V 高電平驅(qū)動(dòng)共陰

11、極第35頁十一、 數(shù)據(jù)選擇器 ( Data Selector )1. 4 選 1 數(shù)據(jù)選擇器 函數(shù)式 2. 8 選 1 數(shù)據(jù)選擇器第36頁十二、 用 MSI 實(shí)現(xiàn)組合邏輯函數(shù)1. 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)基本原理和步驟1) 原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量全部最小項(xiàng)。比如 而任何組合邏輯函數(shù)都能夠表示成為最小項(xiàng)之和形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。4 選 18 選 1第37頁2步驟(1) 依據(jù) n = k - 1 確定數(shù)據(jù)選擇器規(guī)模和型號(hào)(n 選擇器地址碼，k 函數(shù)變量個(gè)數(shù))(2) 寫出函數(shù)標(biāo)準(zhǔn)與或式和選擇器輸出信號(hào)表示式(3) 對(duì)照比較確定選擇器各個(gè)輸入變量表示式 (4) 依據(jù)采取數(shù)據(jù)

12、選擇器和求出表示式畫出連線圖例 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)第38頁 2 用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)基本原理與步驟1) 基本原理：二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)譯碼器,它輸出端提供了其輸入變量全部最小項(xiàng)。任何一個(gè)函數(shù)都能夠?qū)懗勺钚№?xiàng)之和形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第39頁2) 基本步驟(1) 選擇集成二進(jìn)制譯碼器(2) 寫函數(shù)標(biāo)準(zhǔn)與非-與非式(3) 確認(rèn)變量和輸入關(guān)系例 用集成譯碼器實(shí)現(xiàn)函數(shù)(4) 畫連線圖第40頁十三、 ROM 結(jié)

13、構(gòu)和工作原理1. 基本結(jié)構(gòu)（一）ROM 結(jié)構(gòu)示意圖地址輸入數(shù)據(jù)輸出 n 位地址 b 位數(shù)據(jù)A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM最高位最低位第41頁2. 內(nèi)部結(jié)構(gòu)示意圖存放單元數(shù)據(jù)輸出字線位線地址譯碼器ROM 存放容量 = 字線數(shù) 位線數(shù) = 2n b（位）地址輸入0單元1單元i 單元2n-1單元D0D1Db-1A0A1An-1W0W1WiW2n-1第42頁（二） ROM 應(yīng)用舉例及容量擴(kuò)展1、ROM 應(yīng)用舉例用 ROM 實(shí)現(xiàn)以下邏輯函數(shù)例 3.6.2Y1= m (2,3,4,5,8,9,14,15）Y2= m (6,7,10,11,14,15）Y3=

14、m (0,3,6,9,12,15）Y4= m (7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1譯碼器編碼器第43頁例 用EPROM實(shí)現(xiàn)輸出函數(shù)存放容量 256 48 位地址256 = 284 位數(shù)據(jù)輸出存放容量 8k88k=8210 =21313 位地址8 位數(shù)據(jù)輸出2、ROM 容量擴(kuò)展1. 存放容量存放器存放數(shù)據(jù)能力，為存放器含存放單元總位數(shù)。存放容量 = 字?jǐn)?shù) 位數(shù)字 word位 bit第44頁十四、 組合電路中競爭冒險(xiǎn)（一） 競爭冒險(xiǎn)概念及其產(chǎn)生原因1、競爭冒險(xiǎn)概念2、產(chǎn)生競爭冒險(xiǎn)原因（二）競爭與冒

15、險(xiǎn)判斷第45頁第四章 觸發(fā)器一、 基本觸發(fā)器1. 特征表：R SQ n+10 00 11 01 1Q n保持1置 10不用置 0不允許2. 特征方程：Q n+1= S + RQ n約束條件與非門組成：第46頁特征表和特征方程R SQ n+10 00 11 01 1Q n保持置 1置 0不許10不用Q n+1= S + RQ n約束條件或非門組成：第47頁特征表：CP R S Q nQ n+1注 0 Q n保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用保持置1置0不許特征方程:約束條件CP

16、= 1期間有效主要特點(diǎn)：1. 時(shí)鐘電平控制CP = 1 期間接收輸入信號(hào)；CP = 0 期間輸出保持不變。（抗干擾能力有所增強(qiáng)）2. RS 之間有約束一、 同時(shí)觸發(fā)器 同時(shí) RS 觸發(fā)器 第48頁同時(shí) D 觸發(fā)器 （CP = 1期間有效）主要特點(diǎn)：1. 時(shí)鐘電平控制，無約束問題；2. CP = 1 時(shí)跟隨。下降沿到來時(shí)鎖存第49頁三、 邊緣觸發(fā)器1 邊緣 D 觸發(fā)器 符號(hào)特征表CP D RD SDQn+1注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用同時(shí)置0同時(shí)置1保持(無效)異步置1異步置0不允許CP 上升沿觸發(fā)QQCPC11D D S RSD RD第50頁2

17、邊緣 JK 觸發(fā)器國標(biāo)符號(hào)QQCPC1 1J IK J KS RSD RD三、主要特點(diǎn)(一) CP 上升沿或下降沿觸發(fā)；(二) 抗干擾能力極強(qiáng)，工作速度很高，在觸發(fā)沿瞬間，按 要求更新狀態(tài)；(三) 功效齊全(保持、置 1、置 0、翻轉(zhuǎn))，使用方便。第51頁 J K Qn RD SD CPQn+1注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保 持同時(shí)置0同時(shí)置1翻 轉(zhuǎn) 0 0 0 1 0 0 01不 變 0 1 1 0 1 1 10不用異步置1異步置0不允許特

18、性 表第52頁四、 時(shí)鐘觸發(fā)器功效分類（一）RS 型和 JK 型觸發(fā)器1.RS 型觸發(fā)器符號(hào)特征表R SQ n+1功效 0 0 0 1 1 0 1 1Q n10不用保持置1置0不許特征方程約束條件CP 下降沿 時(shí)刻有效QQCPC11S IRS R延遲輸出 (主從)第53頁2. JK 型觸發(fā)器符號(hào)特征表J KQ n+1功效 0 0 0 1 1 0 1 1Q n01保持置0置1翻轉(zhuǎn)特征方程CP下降沿 時(shí)刻有效QQCPC11J IK J KQ n第54頁1. D 型觸發(fā)器符號(hào)特征表特征方程CP 上升沿 時(shí)刻有效QQCPC11D D DQ n+1功效 0 0 1 1置 0置 1（二）D 型、T 型和

19、T 型觸發(fā)器第55頁2. T 型觸發(fā)器QQCPC11TT TQ n+1功效 0 Q n 1 Q n保持翻轉(zhuǎn)CP 下降沿時(shí)刻有效3.T 型觸發(fā)器QQCPC1Q n Q n+1功效 0 1 1 0翻轉(zhuǎn) CP 下降沿時(shí)刻有效第56頁一、概 述（一）時(shí)序電路特點(diǎn)1. 定義 任何時(shí)刻電路輸出，不但和該時(shí)刻輸入信號(hào)相關(guān)，而且還取決于電路原來狀態(tài)。2. 電路特點(diǎn)(1) 與時(shí)間原因 (CP) 相關(guān)；(2) 含有記憶性元件(觸發(fā)器)。組合邏輯電 路存放電路x1xiy1yjw1wkq1ql輸入輸出第五章 時(shí)序邏輯電路第57頁（二）時(shí)序電路邏輯功效表示方法1. 邏輯表示式(1) 輸出方程(3) 狀態(tài)方程(2) 驅(qū)動(dòng)

20、方程2. 狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖組合邏輯電 路存放電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP第58頁（三）時(shí)序邏輯電路分類1. 按邏輯功效劃分：計(jì)數(shù)器、存放器、讀/寫存放器、次序脈沖發(fā)生器等。2. 按時(shí)鐘控制方式劃分：同時(shí)時(shí)序電路觸發(fā)器共用一個(gè)時(shí)鐘 CP，要更新狀態(tài)觸發(fā)器同時(shí)翻轉(zhuǎn)。異步時(shí)序電路電路中全部觸發(fā)器沒有共用一個(gè) CP。3. 按輸出信號(hào)特征劃分：Moore型Mealy型存放電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存放電路組合電路組合電路第59頁二、時(shí)序電路基本分析和設(shè)計(jì)方法（一、） 時(shí)序電路基本分析方

21、法1. 分析步驟時(shí)序電路時(shí)鐘方程驅(qū)動(dòng)方程狀態(tài)表狀態(tài)圖時(shí)序圖CP觸發(fā)沿特征方程輸出方程狀態(tài)方程計(jì)算第60頁能否自開啟?能自開啟：存在無效狀態(tài)，但沒有形成循環(huán)。不能自開啟：無效狀態(tài)形成循環(huán)。第61頁（二） 時(shí)序電路基本設(shè)計(jì)方法1. 設(shè)計(jì)普通步驟時(shí)序邏輯問題邏輯抽象狀態(tài)轉(zhuǎn)換圖（表）狀態(tài)化簡最簡狀態(tài)轉(zhuǎn)換圖（表）電路方程式（狀態(tài)方程）求出驅(qū)動(dòng)方程選定觸發(fā)器類型邏輯電路圖檢驗(yàn)?zāi)芊褡蚤_啟第62頁三、計(jì)數(shù)器 (Counter)（一） 計(jì)數(shù)器特點(diǎn)和分類計(jì)數(shù)器功效及應(yīng)用1. 功效：對(duì)時(shí)鐘脈沖 CP 計(jì)數(shù)。2. 應(yīng)用：分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列、進(jìn)行數(shù)字運(yùn)算等。計(jì)數(shù)器特點(diǎn)1. 輸入信號(hào)：計(jì)數(shù)脈沖 CPMoo

22、re 型2. 主要組成單元：時(shí)鐘觸發(fā)器第63頁（二） 計(jì)數(shù)器分類按數(shù)制分：二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N 進(jìn)制(任意進(jìn)制)計(jì)數(shù)器按計(jì)數(shù)方式分：加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù) (Up-Down Counter)按時(shí)鐘控制分：同時(shí)計(jì)數(shù)器 (Synchronous )異步計(jì)數(shù)器 (Asynchronous )按開關(guān)元件分：TTL 計(jì)數(shù)器CMOS 計(jì)數(shù)器第64頁（三） 二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)容量、長度或模概念 計(jì)數(shù)器能夠記憶輸入脈沖數(shù)目，即電路有效狀態(tài)數(shù) M 。3 位二進(jìn)制同時(shí)加法計(jì)數(shù)器：00001111/14 位二進(jìn)制同時(shí)加法計(jì)數(shù)器：000111/1n 位二進(jìn)制同時(shí)加法計(jì)數(shù)器：第65頁(四) 集成二進(jìn)制同

23、時(shí)計(jì)數(shù)器1. 集成 4 位二進(jìn)制同時(shí)加法計(jì)數(shù)器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地引腳排列圖邏輯功效示意圖74161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同時(shí)并行置數(shù)CR=1，LD=0，CP異步清零Q3 Q0 = D3 D0 1) 74LS161 和 74LS163第66頁74161狀態(tài)表 輸 入 輸 出 注CR LD CTP CT

24、T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計(jì) 數(shù) 保 持 保 持 0清零置數(shù)CR = 1, LD = 1, CP，CTP = CTT = 1二進(jìn)制同時(shí)加法計(jì)數(shù)CTPCTT = 0CR = 1，LD = 1，保持若 CTT = 0CO = 0若 CTT = 174163第67頁（五） 十進(jìn)制計(jì)數(shù)器（8421BCD 碼）00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀

25、態(tài)圖第68頁(六) 集成十進(jìn)制同時(shí)計(jì)數(shù)器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 974160(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地(引腳排列與74161相同)異步清零功效：(74162 同時(shí)清零)同時(shí)置數(shù)功效：同時(shí)計(jì)數(shù)功效：保持功效：進(jìn)位信號(hào)保持進(jìn)位輸出低電平1. 集成十進(jìn)制同時(shí)加法計(jì)數(shù)器第69頁（七） N 進(jìn)制計(jì)數(shù)器方法用觸發(fā)器和門電路設(shè)計(jì)用集成計(jì)數(shù)器組成清零端置數(shù)端(同時(shí)、異步)1、利用同時(shí)清零或置數(shù)端取得 N 進(jìn)制計(jì)數(shù)思 路：2. 求歸零邏輯表示式；1. 寫出狀態(tài) SN

26、1 二進(jìn)制代碼；3. 畫連線圖。步 驟：第70頁2、利用異步清零或置數(shù)端取得 N 進(jìn)制計(jì)數(shù) 當(dāng)計(jì)數(shù)到 SN 時(shí)，馬上產(chǎn)生清零或置數(shù)信號(hào)， 使返回 S0 狀態(tài)。（瞬間即逝）1. 寫出狀態(tài) SN 二進(jìn)制代碼；2. 求歸零邏輯表示式；3. 畫連線圖。第71頁(八) 計(jì)數(shù)容量擴(kuò)展1. 集成計(jì)數(shù)器級(jí)聯(lián)74161(1) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 256第72頁2. 利用級(jí)聯(lián)取得大容量 N

27、 進(jìn)制計(jì)數(shù)器1) 級(jí)聯(lián) N1 和 N2 進(jìn)制計(jì)數(shù)器，容量擴(kuò)展為 N1 N2N1進(jìn)制計(jì)數(shù)器N2進(jìn)制計(jì)數(shù)器CP進(jìn)位CCP例用 74160（2） 組成 六十 進(jìn)制計(jì)數(shù)器60 = 6 10 = N1 N2 = N 第73頁2) 用歸零法或置數(shù)法取得大容量 N 進(jìn)制計(jì)數(shù)器例 試分別用 74161 和 74162 接成六十進(jìn)制計(jì)數(shù)器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074161(1)用 SN 產(chǎn)生異步清零信號(hào)：用 SN1

28、產(chǎn)生同時(shí)置數(shù)信號(hào)：&11&先用兩片74161組成 256 進(jìn)制計(jì)數(shù)器第74頁74162 同時(shí)清零，同時(shí)置數(shù)。再用歸零法將M = 100改為N = 60進(jìn)制計(jì)數(shù)器，即用SN1產(chǎn)生同時(shí)清零、置數(shù)信號(hào)。先用兩片74162組成 1010 進(jìn)制計(jì)數(shù)器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774162(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074162(1)11&11第75頁第六章 脈沖產(chǎn)生與整形電路一、 施密特觸發(fā)器 （Schmitt Trigger）2. 施密特觸發(fā)器屬于“

29、電平觸發(fā)”型電路，不依賴于邊緣陡峭脈沖。施密特觸發(fā)器是含有電壓滯后特征數(shù)字傳輸門。其特點(diǎn)以下： 1.特征與原理1. 輸入電平閾值電壓由低到高為 ，由高到低為 ，且 ，輸出改變滯后于輸入，形成回環(huán)。第76頁施密特觸發(fā)器電壓傳輸特征 施密特觸發(fā)器回環(huán)特征反向傳輸特征同向傳輸特征UOHUOLUT+UT-OuOuI輸入電壓增加UOHUOLUT+UT-OuOuI輸入電壓減小輸入電壓增加輸入電壓減小第77頁施密特觸發(fā)器符號(hào)：11第78頁（1）電路組成及工作原理+VCCuO1TD83165724&1uI工作原理 uItUOH uOtUOLOO011010UCO外加 UCO 時(shí),可改變閾值和回差電壓+VDDuO2uI 上升時(shí)與 2VCC/3 比uI 下降時(shí)與 VCC/3 比2.用 555 定時(shí)器組成施密特觸發(fā)器第79頁2. 滯回特征UTOuIuOUOHUOLUT+uI 增大時(shí)與上限閾值比特點(diǎn):uI 減小時(shí)與下限閾