1、第11章觸發器與時序邏輯電路組合電路的輸出僅與輸入有關，而時序電路的輸出不只與輸入有關而且與電路原來的狀態有關。組成數字電路的重要單元電路是觸發器(Flip-Flop)。本章第一介紹觸發器和同步時序電路的剖析，爾后介紹存放器、計數器等常用集成時序電路，最后對異步時序電路的剖析也賞賜了簡單介紹。11.1觸發器基本RS觸發器觸發器有兩個牢固的狀態，可用來表示數字制的基0和1。按結構的不相同可分為，沒有時鐘控本觸發器和有時鐘控制的門控觸發器。基本RS觸發器是組成門控觸發器的基礎，一般有與非門和或非門組成的兩種，以下介紹與非門組成的基本RS觸發器。1?電路結構與符號圖用與非門組成11-1。圖中S為置1

2、輸入端，R為置0輸入端，都是低Q的狀態的RS觸發器見圖電平有效，Q、Q為輸作為觸發器的狀態。11-1基本RS觸發器的真值表RS亠n+1n出QQ0101101011QnQn0011圖11-1與非門組成的基本RS觸發器出端，一般以2?工作原理與真值表當R=0,S=1時，因R=0,G2門的輸出端Q=1,G1門的兩輸入為1,所以G1門的輸出端Q=0。當R=1,S=0時，因S=0,G1門的輸出端Q=1,G2門的兩輸入為1，所以G2門的輸出端Q=0。當R=1,S=1時，G1門和G2門的輸出端被它們的原來狀態鎖定，故輸出不變。當R=0,S=0時，則有Q=Q=1。若輸入信號S=0,R=0此后出現S=1,R=1

3、,則輸出狀態不確定。所以S=0,R=0的情況不能夠出現，為使這種情況不出現，特給該觸發器加一個拘束條件SR=1。由以上剖析可獲得表11-1所示真值表。這里Qn表示輸入信號到來以前Q的狀態，一般稱為現態。同時，也可用Qn+1表示輸入信號到來此后Q的狀態，一般稱為次態。3.時間圖時間圖也稱為波形圖，用時間圖也能夠很好的描繪觸發器，時間圖分為理想時間圖和實質時間圖，理想時間圖是不考慮門電路延緩11-的時間圖，Q圖11-2RS觸發器的理想時間圖而實質時間圖考慮門電路的延緩時間。由與非門組成的RS觸發器理想時間圖見圖門控觸發器在數字系統中，為了協調一致地工作，經常要求觸發器有一個控制端，在此控制信號的作

4、用下，各觸發器的輸出狀態有序地變化。擁有該控制信號的觸發器稱為門控觸發器。門控觸發器按觸發方式可分為電位觸發、主從觸發和邊沿觸發三類；按邏輯功能可分為RS觸發器、D觸發器、JK觸發器、T觸發器等四各樣類。觸發器的重點是它的邏輯功能和觸發方式。1?門控RS觸發器電路結構與符號圖門控RS觸發器見圖11-3。圖中C為控制信號，也稱為時鐘信號，記為CP。當門控信號C為1時，RS信號能夠經過G3,G4門，這時的門控觸發器就是與非門結構的RS觸發器，當門控信號為0時，RS信號被封閉。真值表由圖11-3可見，C=1時S、R的作用正好與基本SR觸發器中的S、R的作用相反，圖11-3門控RS觸發器由此可獲得門控

5、SR觸發器的真值表如表11-2所示。表11-2門控RS觸發器的真值表表11-3門控RS觸發器的特點表SRQQSRQnQn+010110100000001101000110Q100100Qnn10111101不相同意11111111注意，關于門控RS觸發器，輸入端S、R不能同時為1,或許說SR=0為它的拘束條件。（3）特點表依照以上剖析可見觸發器的次態Qn+1不只與觸發器的輸入S、R有關，也與觸發器的現態Qn有關。觸發器的次態Qn+1與現態Qn以及輸入S、R之間的真值表稱為特點表。由表11-2門控RS觸發器的真值表可獲得其特點表，其表如表11-3所示。（4）特點方程觸發器的次態Qn+1與現態Qn

6、以及輸入SR之間的關系式稱為特點方程。由特點表可得門控RS觸發器的特點方程為：Qn1二SRQnRS=0（拘束條件）。2.門控D觸發器把門控RS觸發器作成圖11-4的形式，有S=D,R二D，將這兩式代入QnSRQn,獲得其特點方程為：Qn1二DDQn=D+DQn=D該形式的觸發器稱為D觸發器或D鎖存器。G3QQ圖11-4D觸發器.門控JK觸發器門控JK觸發器的電路如圖11-5所示，與RS觸發器對照較S=JQ,R=KQ。將S=JQ,門控JK觸發器的特點方程為:R=KQ代入門控RS觸發器的特點方程后獲得門控Qn二jQn+KQn表11-2門控RS觸發器的真值表表11-3門控RS觸發器的特點表+同時我們

7、也能夠看到JK觸發器不需要拘束條件，它的真值表如表11-4所示。表11-4JK觸發器的真值表JKQ，+l00Qn01010111Qn4?門控T觸發器圖11-6所示電路，是由門控JK觸發器組成的門控特點方T觸發器。令J=K=T代入JK觸發器程獲得T觸發器特點方程為：Qn1二TQnTQnQ所謂T觸發器就是有一個控制信號T,當T信號為1時，觸發器在時鐘脈沖的作用下不停的翻轉，而當T信號為0時，觸發器狀態保持不變的一種電路。Q圖11-6T觸發器主從觸發器主從觸發器由兩個門控觸發器組成，接收輸入信號的門控觸發器稱為主觸發器，供應輸出信號的觸發器稱為從觸發器。下面介紹主從RS觸發器、主從D觸發器和主從JK

8、觸發器。1.主從RS觸發器（1）電路結構與工作原理電路結構與邏輯符號見圖11-7。主從RS觸發器由兩級與非結構的門控RS觸發器串連組成，各級的門控端由互補時鐘信號控制。當時鐘信號CP=1時，主觸發器控制門信號為高電平，R，S信號被鎖存到Qm端，從觸發器由于門控信號為低電平而被封閉；11-7主從RS觸發器結構與邏輯符號當時鐘信號CP=0時，主觸發器控制門信號為低電平而被封閉，從觸發器的門控信號為高電平，號。（2）特點方程從以上剖析可見，主從RS觸發器的輸出所以從觸發器接受主觸發器的輸出信Q與輸入R、S之間的邏輯關系仍與可控RS觸發器的邏輯功能相同，可是R、S對Q的觸發分兩步進行，時鐘信號CP=1

9、時，主觸發器接收R、S送來的信號；時鐘信號CP=0時，從觸發器接受主觸發器的輸出信號。故主從觸發器的特點方程仍為：Qn1=SRQn拘束條件為:SR=02.主從D觸發器(1)結構與工作原理使用兩個D鎖存器能夠組成一個主從分別D觸發器，見結構與邏輯符號圖11-8,兩個鎖存器鎖存器控由CP信號門控，當CP=0時，主D門被翻開。制門被翻開，當CP=1時從D鎖存器控制(2)特點方程FF1FF2Q與主從RS觸發器近似，主從D觸發器使用兩個D鎖存器組成，可是改變了觸發器的觸發方式，并沒有改變其功能，故其特點方程任為：圖11-8主從D觸發器的結構和邏輯符號Q=D3.主從JK觸發器(1)結構與符號圖JK觸發主從

10、RS觸發器加二反應線組成的主從器如圖11-9所示。.S=JQn,K=RQn,代入主從RS觸發器的特點方程后獲得主從JK觸發器的特點方程為:Qn1=JQnKQn11-9主從JK觸發器結構與邏輯符號邊沿觸發器主從觸發器需要時鐘的上漲沿和下降沿才能正常的工作，下面我們介紹一種只需要就能工作的觸發器，這就是邊沿觸發器。邊沿觸發器從種類上可分為等，RS、D、JK從結構上分為保持擁塞邊沿觸發觸發器、利用傳輸延緩時間的邊沿觸發器等。保持擁塞D觸發器電路結構與符號圖圖11-10是保持擁塞D觸發器的電路和邏輯符號圖。圖11-10中G1和G2組成基本RS觸發器，G3和G4組成門控電路，G5和G6組成數據輸入電路。

11、.工作原理和特點方程時鐘上漲沿(或下降沿)QQ圖11-10保持擁塞D觸發器在CP=O時，G3和G4兩個門被封閉，它們的輸出G3OUT=1,G4OUT=1,所以D不論怎樣變化，D觸發器保持輸出狀態不變。但數據輸入電路的G5OUT=D，G6OUT=D。CP上漲沿時，G3和G4兩個門被翻開，它們的輸出只與CP上漲沿瞬間D的信號有關。當D=0時，使G5OUT=1，G6OUT=0，G3OUT=0，G4OUT=1，進而Q=0。當D=1時，使G5OUT=0，G6OUT=1，G3OUT=1，G4OUT=0，進而Q=1。在CP=1時期，若Q=0，由于（3）線（又稱置0保持線）的作用，仍使，G3OUT=0，由于（

12、4）線（又稱置1擁塞線）的作用，仍使G5OUT=1，進而觸發器保持不變。在CP=1時期，若Q=1，由于（1）線（又稱置1保持線）的作用，仍使G4OUT=0，由于（2）線（又稱置0擁塞線）的作用，仍使G3OUT=1，進而觸發器保持不變。保持擁塞D觸發器的特點方程與主從D觸發器的相同。利用傳輸延緩時間的邊沿觸發器利用傳輸延緩時間的JK邊沿觸發器的電路與邏輯符號見圖11-11。由圖能夠看出，Gi、G3、G4和G2、G5、G6組成RS觸發器，與非門G7和G8組Q成輸入控制門，而且G7和G8門的延緩時間比RS觸發器長。觸發器置1過程：（設觸發器初始狀態Q=0，Q=1，J=1，K=0。）Q當CP=0時，門

13、G3OUT=0、G6OUT=0、G70UT=1和G8OUT=1，G40UT=1和G5OUT=0，RS觸發器輸出保持不變。當CP=1時，門G3與G6消除封閉，接替G4與G5門的工圖11-11利用傳輸延緩時間的JK邊沿觸發器作，保持RS觸發器輸出不變，經過一段延緩后G7OUT二JQCP=0和G8OUT=KQCP=1。當CP下降沿到來時，第一G3OUT二CPQ=0G40UT=CPQ=0,而G7OUT和G8OUT=1的狀態由于G7和G8存在延緩時間暫時不會改變，這時會出現暫短的G3OUT=0，G4OUT的狀態，使Q=G1OUT=10隨后使經過暫短的延緩此后，G7OUT同時由于CP=0將G7和G8即便J

14、和K觸發器置0過程：由于觸發器對稱，所以觸發器置5OUT=1，QG2OUT-0，G3OUT，G4OUT。和G8OUT，可是對RS觸發器的狀態已無任何影響，發生變化對觸發器也不會有任何影響。0過程同置1過程基真相同。集成觸發器實質中有好多種集成觸發器，下面介紹幾種。1.四RS觸發器74279圖11-12是4RS觸發器74279的符號圖。表11-5是它的特點表。該觸發器就是基本RS觸發器，可是有兩個與邏輯的置1輸入端。輸入信號低電平置位和復位。其中左圖是流行符號，右圖是IEEE符號。該觸發器輸出互補信號，有多種封裝形式，外引線為16條，輸入端加有箝位二極管。R-R11-5四RS觸發器74279特點

15、表仝1、S14咚1Q輸入輸出紗S1Si&S2RQSN74LS279ASN74LS279A11Q保持011置1圖11-12RS觸發器74279的符號圖100置0000不相同意7474上漲沿觸發的雙D觸發器7474是常用的D觸發器。它的符號見圖它的11-13,其中左圖是流行符號,右圖是IEEE號。特點表見表11-6。表11-6邊沿D觸發器的特點生表輸入輸出4C4zPRECLRCLKDQ3PRE53SC1Q52卜CLKQ“621D01XX10預置1、60XX01預置0DQR100XXlllegal非法CLRSN74LS74ASN74LS74A11t001置0亠圖11-137474的符號11t110置

16、1110X亠QoQ0保持3.雙JK觸發器74737473是常用的JK觸發器。它的符號見圖11-14，它的特點表見表11-7。表11-77473特點表輸入輸出CLRCLKJKQQ0XXX01清0SN74LS73ASN74LS73A10XXQo石保持1t00QoQo保持圖11-147473的符t置0101011t1010置11t11QnQn翻轉6.觸發器的觸發方式及使用中注意的問題所謂觸發器的觸發方式是指觸發器在控制脈沖的什么階段（上漲沿、下降沿和高或低電平時期）接收輸入信號改變狀態。門控觸發器是在門控脈沖的高電平時期接收輸入信號改變狀態，故為電平觸發方式。門控觸發器存在的問題是“空翻”，所謂空翻

17、就是在一個控制信號時期觸發器發生多于一次的翻轉，比方，門控T觸發器在控制信號為高電平時期不停的翻轉。這種觸發器是不能夠組成計數器的。主從觸發器是在門控脈沖的一個電平時期主觸發器接收信號；另一個電平時期從觸發器改變狀態，故為主從觸發方式。這種觸發器存在的問題是主觸發器接收信號時期，若是輸入信號發生改變，將使觸發器狀態確實定復雜化，故在使用主從觸發器時，盡可能別讓輸入信號發生改變。邊沿觸發器是在門控脈沖的上漲沿或下降沿接收輸入信號改變狀態，故為邊沿觸發方式。這種觸發器的觸發沿到來以前，輸入信號要牢固地成立起來，觸發沿到來此后仍需保持一準時間，也就是要注意這種觸發器的成立刻間和保持時間。其他，要注意

18、同一功能的觸發器觸發方式不相同，即便輸入相同輸出也不相同。11.2同步時序電路剖析在時序電路中全部儲藏電路的狀態都是在同一時鐘信號作用下發生變化的時序電路稱為同步時序電路。若時序電路中儲藏電路的狀態不是在同一時鐘信號作用下變化的時序電路稱為異步時序電路。同步時序電路剖析步驟所謂同步時序電路剖析就是從時序電路邏輯圖，得出狀態方程、狀態圖、時序圖、狀態該時序電路得功能。剖析步驟以下：（1）察看時序電路的輸入、輸出和狀態變量；（2）寫各個觸發器的驅動方程（又稱為激勵方程、控制方程和輸入方程（4）寫出時序電路的輸出方程（利用組合電路的剖析能力）；（5）把驅動方程代入觸發器的特點方程，獲得時序電路的狀態

19、方程；（6）由時序電路的狀態方程和輸出方程結構狀態表、狀態圖；（7）若是電路不是很復雜，畫一個時間圖。表等，并由此獲得）；在一個剖析過程中上述步驟其實不是每一步都需要，而是依照題目情況，靈便辦理。同步時序電路剖析舉例圖11-15例11-1的電路（2）驅動方程驅動方程是觸發器的輸入信號的邏輯表達式:11-16D=xQ亠xQ（3）狀態方程將觸發器的驅動方程代入特點方程所獲得的方程稱為狀態方程Qn+=D=xQ+xQ（4）輸出方程z=xQ（5）狀態表該表近似組合電路中的真值表。將輸入變量、現態變量，次態變量和輸出變量縱向排列畫成一個表，該表稱為狀態表，見表11-8表11-8例11-1的狀態表1/0輸入

20、現態次態輸出xQQn+z000001101/110101101圖11-16例11-1的狀態圖（6）狀態圖狀態圖又稱為狀態變換圖，它是用圖形的方式描繪現態、次態、輸入和輸出之間的關系。它的畫法是使用圓圈中的數字或字母表示時序電路的狀態，使用箭頭表示狀態變化而且在箭頭上標記有輸入變量x和輸出變量乙標記時將輸入變量x與輸出變量z用斜杠分開。圖為例11-1的狀態圖。例11-2試寫出圖11-17所示電路的驅動方程、狀態方程、輸出方程并畫出狀態表、狀態圖。解：（1）察看變量輸入變量x;輸出變量z;狀態變量Q1,Q2（2）驅動方程J1二xQ2K1二xJ2二xK2二xQ1（3）狀態方程圖11-17例11-2的

21、電路_Q1n1J1Q1K1Q1=（xQ2）Q1（x）Q1Q2262K2Q1=（x）Q2（xQJQ2（4）輸出方程z=XQ2211-18例11-2的狀態圖從以上剖析有圖11-18所示的狀態圖。12345678表11-9例11-2的狀態表001111000輸人現態次態輸出11xQ1Q2Qn4Q：+z1y1y20000001001000010000011000100010101100000001000110110111111圖11-19例11-2的時間圖(7)時間圖若x=0011110,觸發器初始狀態圖。Q1=1，Q2=0。則能夠做出該電路如圖11-19所示的時間11.3存放器與移位存放器存放器存放

22、器由多個鎖存器或觸發器組成，用于儲藏一組二進制信號，是數字系統中常用的器件。以下介紹幾種常用的集成器。1.4位D型鎖存器74757475是鎖存器結構的存放器，由4位D鎖存器組成，在使能信號C的控制下鎖存輸入信號D，該鎖存器的流行符號與IEEE符號見圖11-20(1/2芯片)，功能見表11-10。表11-107475功能表2.1D1Q162131131C,2C1Q32D2Q32Q161DC1-1152DJ14輸入輸出說明DCQSN74LS75SN74LS75存0010111存1圖11-20 x0Q0保持7475的流行符號與IEEE符號圖11-21是的內部結構來看，兩個鎖存器一組，7475內部結構

23、圖，從7475它是用門控D鎖存器組成，共用一個門控信號，所以在門控信號C高電平時期，輸出端Q的狀態隨D端變化，當門控信號C變成低電平此后，Q端狀態保持不變。注意這里C是電位信圖11-217475內部結構圖號。圖11-217475內部結構圖2.存放器7417574175是觸發器結構的數據存放器，擁有4個數據輸入端、公共消除端和時鐘端，輸出擁有互補結構。它的流行符號和IEEE符號如圖11-22所示，功能見表11-圖11-23是74175的內部結構圖，它是由位保持擁塞D觸發器組成，當脈沖正沿到來時，D信號被送到Q端輸出。注意74175輸出端只在時鐘脈沖上漲沿時隨輸入信號D化；而7475只需門控端是高

24、電平輸出端就隨端的變化而變化。在脈沖的作用下四位信號同時輸入稱為并行輸入，在脈沖的作用下四位信號同時輸出稱為并行輸出。表11-1174175功能表輸入輸出說明CLRCLKDQ10 xx0清01f11置10置01f0 x保持CLK圖11-2374175內部結構邏輯圖3.存放器7427374273是觸發器結構的存放器，擁有公共消除端和時鐘端的8D觸發器，在時鐘CLK正沿，Q端接收D端輸入的數據。該芯片常用在單片機系統中鎖存數據信號等。符號見圖11-24,功能見表11-12。1CLRR2111JCLK1QAC152Q363_1D3Q4942D4Q73D5Q12781584D6Q12135D7Q161

25、3141914156D8Q1717167D188D1819SN74273SN74273圖11-24存放器74273流行符號與IEEE符號表11-1274273功能表輸入輸出說明CLRCLKDQ0 xx0清01f11置11f00置010 xQ0保持以上存放器電路，由于電路的結構不相同動作特點也不相同。使用時必然注意控制信號是電位仍是脈沖。移位存放器移位存放器框圖在時種信號的控制下，所存放的數據依次向左（由低位向高位）或向右（由高位向低位）移位的存放器稱為移位存放器。依照移位方向的不相同，有左移存放器、右移存放器和雙向存放器之分。移位存放器的原理圖如圖11-25所示。圖11-25移位存放器框圖一般

26、移位存放器擁有以下全部或部分輸入輸出端：并行輸入端：存放器中的每一個觸發器輸入端都是存放器的并行數據輸入端。并行輸出端：存放器中的每一個觸發器輸出端都是存放器的并行數據輸出端。移位脈沖CP端：存放器的移位脈沖。串行輸入端：存放器中最左側或最右側觸發器的輸入端是存放器的串行數據輸入端。串行輸出端：存放器中最左側或最右側觸發器的輸出端是存放器的串行數據輸出端。置0端：將存放器中的全部觸發器置0。置1端：將存放器中的全部觸發器置1。移位/并入控制：控制存放器可否進行數據串行移位或數據并行輸入。左/右移位控制端：控制存放器的數據移位方向。以上介紹的這些輸入、輸出和控制端其實不是每一個移位存放器都擁有，

27、可是移位存放器定有移位脈沖端。圖11-26邊沿RS觸發器組成的移位存放器由邊沿觸發器組成的移位存放器電路如圖11-26所示，其中串行輸入的數據在時鐘脈沖的作用下搬動。2.移位存放器7416474164是8位串入并出的移位存放器，圖11-27為它的邏輯符號。74164由8個擁有異步消除端的RS觸發器組成，擁有時鐘端CLK、消除端CLR、串行輸入端A和B和8個輸出端。圖11-28是74164的第一級電路，經過它能夠剖析74164的功能。從圖中能夠看出74164是低電平清0。圖11-2774164的邏輯符號CLRCLKD-QA-1SRd_QQ11ROA-至下一圖11-2874164的第一級電路輸入端

28、A和B之間是與邏輯關系，當A和B都是高電平時，相當于串行數據端接高電平，而其中若有一個是低電平就相當于串行數據端接低電平，一般將A和B端并接在一同使用。74164的功能見表11-13。表11-1374164功能表輸入輸出說明CLKCLRABQAQBQHx0 xx000清001xxQA0QB。QH0保持t1111QAnQGn移入1t10 x0QAn-QGn移入0t1x00QAnQGn移入0圖11-29是使用74164的數碼管驅動電路，圖中U1的串行輸入端用于接收欲顯示的數據，而時鐘端用于將數據移到74164中。使用這種方式顯示數據，第一要將數據編碼，好似，顯示數字3,則移入74164的數據應為0

29、0001101,各位數據對應于數碼管的各段筆畫a、b、c、d、e、f、g和小數點。該電路能夠和單片機、微機和可編程控制器等裝置連結，用于顯示數據。若是幾百個這樣的電路串連，能夠節儉大量的I/O接口。若使用單片機的串行通訊口與該電路連結，使用起來更為方便。圖11-29用74164顯示數碼的電路11.4計數器計數器是最常有的時序電路，它常用于計數、分頻、準時及產生數字系統的節拍脈沖等，其種類好多，差異以下：依照觸發器可否同時翻轉可分為同步計數器或異步計數器依照計數次序的增減，分為加、減計數器，計數次序增加稱為加計數器，計數次序減少稱為減計數器，計數次序可增可減稱為可逆計數器按計數容量（M）和組成計

30、數器的觸發器的個數（N）之間的關系可分為二進制和非二十進制計數器。計數器所能記憶的時鐘脈沖個數（容量）稱為計數器的模。當M=2N時為二進制否則非二進制計數器。自然二進制計數器又可稱為M=2N計數器。同步計數器1.同步二進制加法計數器表11-14二進制計數器狀態表同步二進制加法計數器的狀態表見表11-14。從表11-14中QnQ2Q1Qo能夠知道Qo只需有時鐘脈沖就翻轉，而Q1要在Qo為1時翻轉，0000Q2要在Q1和Qo都是1時翻轉，由此類推，若要Qn翻轉必00010須Qnd?-Q2Q1和Qo都為1。若用JK觸發器組成同步二進制加法計數器，則每一0100011個觸發器的翻轉的條件是：0100J

31、n=Kn=Qn_1Qn.2Q2Q1Q0依照這個規律能夠畫出如圖11-30所示的同步二進制加法11101111計數器的邏輯圖。QoQiQ2Q3圖11-30同步二進制加法計數器的邏輯圖計數器74163是四位二進制加法計數器。圖11-31是74163的流行符號和IEEE1CLRCTRDIV16915LOADRCO1d5CT=0ENT符號圖，功能見表11-15。它擁有同步預置7QA14M1ENP2CLKQB10M215LOAD、清3AQC7G33CT=154BQD112G4除CLR、使能控制ENT、ENP和紋波進位端56C3G5/2,3,4+D14RCO，計數器在時鐘上漲沿時進行預置、清41,5D1S

32、N7416313512除和計數器操作。611SN741632.同步二進制減法計數器二進制減法圖11-3174163符號圖計數器狀態表如表11-16所示。從表11-16中，能夠知道Q0只需有時鐘脈沖就翻轉，而在Q1和Qo都是0時翻轉由此類推，若要輸出Qn翻轉必定Qn1?-Q2Q1和Qo都為0。若使用JK輸入觸發器組成同步減法計數器，則任何一個觸發器的翻CLRLOADENTENPCLKQn轉的條件是：0 xxxt同步消除10 xxt同步預置JnKn=Qn4Qn-2Q2Q1Q1111t計數110 xx保持依照這個規律能夠畫出如圖11.32所示11x0 x保持同步減法計數器的邏輯圖。Q0Q1Q2Q1要

33、在Q0為0時翻轉，Q2要表11-1574163功能表圖11.32減法計數器Q3表11-16二進制減法計數器狀態表QnQ2Q1Q74191是可預置數4位二進制同步可逆（加減）計數器，流行符號和IEEE0000符號圖11.33。它擁有置數端LOAD、加減控制端圖D/U和計數控制端CTEN，1111為方便級連，設置了兩個輸出端RCO和MAX/MIN。當加減控制端D/U=減計1110數，D/U=0時加計數；當置數端LOAD=0時預置數；當計數控制端CTEN=11101時禁止計數，11001011CTEN=0時，計數器將在時鐘上漲沿開始計數；當計數器產生正溢出或下溢出0010時，MAX/MIN端輸出與時

34、鐘周期相同的正脈沖，而RCO產生一個寬度為時鐘低電平寬度的低電平。詳確功能見功能表000111-17。11.3374191流行符號與IEEE符號表11-1774191功能表CTENLOADD/UDCBACLKQDQCQBQAx0 xdcbaxdcba010t011t11xx3.同步十進制加法計數器下面以JK觸發器為例討論同步十進制加法計數器。從表11-18十進制計數器狀態表狀態表11-18能夠看出，在第10個脈沖到來以前的情況，Q3Q2Q1Q0與同步二進制計數器相同，只需在第10個脈沖后，解決如10000下問題：2000130010第一問題：使Q1和Q2保持不變，40011從狀態表能夠看出，Q

35、3為1時，Q1和Q2保持為零，50100所以能夠取Q3信號保持Q1為0,只需Q1為0，Q2就保持不6010170110變。80111第二問題：使Q0和Q3翻轉置091000Q0自由翻轉，當第10個脈沖到來前Qo=1所以當第10100111000010個脈沖到來后，Q0=0。從狀態表能夠看出，只有當Q3自己為1時，同時Q0也為1時，Q3才置0。從以上剖析我們有以下驅動方程：Jo二Ko二1Ji二Ki二Q0Q3J2=K2二QiQ0332io30J=K=QQQ亠QQ由此能夠畫出如圖11.34所示邏輯電路圖。74160是可預置數十進制同步加法計數器，它的流行符號與IEEE符號見圖11.35。它擁有數據輸

36、入端A、B、C和D，置數端LOAD、消除端CLR和計數控制端ENT和ENP，為方便級連，設置了輸出端RCO。當置數端LOAD=0、CLR=1、CP脈沖上漲沿時預置數。當CLR=LOAD=1而ENT=ENP=0時,輸出數據和進位RCO保持。當ENT=0時計數器保持，但RCO=0。LOAD=CLR=ENT=ENP=1，電路工作在計數狀態。詳確功能見功能表11-19。圖11.34同步十進制加法計數器電路圖11.3574160同步十進制計數器的符號表11-1974160功能表輸入輸出CLRLOADENTENPCLKQn0 xxxx異步消除10 xxt同步預置1111t計數110 xx保持11x0 x保

37、持同步二進制計數器74161的功能同74160，它也是直接清零的計數器。74190是可預置數同步可逆（加減）十進制計數器。異步計數器若沒有同一時鐘控制計數器的狀態變化，則此計數器就是異步計數器。在異步計數器中充分利用了各個觸發器輸出狀態的時鐘沿。異步二進制加法計數器11-20二進制加法計數狀態表第一剖析表11-20所示的二進制加法計數狀態表。QnQ2Q1Q。從表能夠看出，當Qo從1變0時，Qi發生變化，而只有當Qi從00001變成0時，Q2才發生變化，由此能夠得出結論，異步二進制加法計0001數器各位觸發器的翻轉發生在前一位輸出從1變0的時刻。0010用JK觸發器實現4位異步二進制加法計數器見

38、圖11.36。0011010001010110Q0Q1Q2Q3圖11.364位異步二進制加法計數器74293是4位異步二進制加法計數器,擁有二分頻和八分頻能力,邏輯符號如圖11.37所示。74293內部邏輯圖見圖11.38。從邏輯圖可知它由一個2進制和一個8進制計數器組成，兩個計數器各擁有時鐘端CKA、CKB，兩個計數器擁有相同的消除端R0(1)&R0(2)。74293的功能表見表11-21。該計數器能夠接成2進制，8進制和進制，使用起來特別靈便。12R0(1)QA913R0(2)510CKAQB4丹QCCKBQD8SN74LS293SN74LS293圖11.3774293計數器邏輯符號表11

39、-2174293功能表R0(1)R0(2)CKACKBQ11XX0圖11.38742930 xJJ內部邏輯圖JJx0異步二進制減計數器為獲得二進制減法計數器的規律，第一列出表11-22所示二進制減法計數狀態表。由狀態表能夠看出，當Qo從0變1時，Qi發生變化，而只有當Qi從0變成1時，Q2才發生變化，由此能夠得出結論，異步二進制加法計數器各位觸發器得翻轉發生在前一位輸出從0變1的時刻。用JK觸發器實現4位異步二進制減法計數器見圖11.39。表11-22二進制減法計數狀態表QoQ1Q2Q3QnQ2Q1Q00000111111101101110010110010圖11.394位異步二進制減法計數器

40、異步十進制加法計數器為獲得異步十進制加法計數器的規律，第一列出表11-23所示狀態表。表11-23異步十進QoQ1Q2Q3制加法計數狀態表圖11.40異步十進制計數器Q3Q2Q1Q。00000001001000110100010101100111100010010000依照十進制加法計數的規律，要組成十進制加法計數器，重點是從1001狀態跳過6個狀態進入0000態，要使1001態進入0000態需要解決以下問題：第一問題：Q3的時鐘當Q1和Q2都為1時，Q3從0變成1,當Q1和Q2為0時，Q3要從1變成0,由此能夠知道，Q3的時鐘脈沖不能夠來自Q2與Q1，只能來自Q。第二問題：保持Q1和Q2為0

41、當1001變成0000時，要求Q1和Q2保持0不變，保持信號來自Q3，由于Q3為1時，需要保持Q1和Q2為0不變若用用JK觸發器實現四位異步十進制計數器，從以上討論能夠獲得以下驅動信號。Qo是自由翻轉的觸發器，所以Jo=Ko=1需要用Q3保持Qi和Q2為0,所以依照JK觸發器的特點方程有：Ji=Q3Ki=1只需Qi保持為0，Q2就會保持不變，由于Q2的時鐘端是Qi的輸出，所以Q2是自由翻轉的觸發器J2=K2=iQ3在Qi和Q2為i時，從0變成i,當Qi和Q2為0時，從i變成0,依照JK觸發器的特點方程，有J3=QiQ2K3=i由驅動方程有圖ii.40所示的邏輯圖。74290就是按上述原理制成的

42、異步十進制計數器，符號示于圖ii.4i。該計數器是由一個二進制計數器和一個五進制計數器組成，其中時鐘CKA和輸出QA組成二進制計數器，時鐘CKB和輸出端QB、QC、QD組成五進制計數器。其他這兩個計數器還有公共置0端R0(i)&R0(2)和公共置i端R9(i)&R9)。該計數器之所以分紅二、五進制兩個計數器，就是為了使用靈便，好似它自己就是二、五進制計數器，若將QA連結到CKB就獲得十進制計數器。該計數器功能見表ii-24。i2R0(i)9i3R0(2)QAiR9(i)35R9(2)QB4QC、CKA8QD士bCKBSN74290SN74290圖ii.4i74290的邏輯符號表ii-24742

43、90功能表輸入輸出R0(1)R0(2)R9(1)R9(2)QDDCQBQA110 x000011x00000 xx111001x0 x0計數0 x0 x計數0 xx0計數x00 x計數使用集成計數器組成N進制計數器由于集成計數器一般都是4位二進制、8位二進制、12位二進制、14位二進制、十進制等幾種，若要構成隨意進制計數器，只能利用這些計數器已有的功能，同時增加外電路組成。1.NM的情況假設已有N進制計數器，要獲得M進制計數器，方法以下：當NM時，需要去掉N-M個狀態，方法有二，其一就是計數器到M狀態時，將計數器清零，此種方法稱為清零法。其二就是計數器到某狀態時，將計數器預置到某數，使計數器減

44、少M-N種狀態，此種方法稱為預置數法。第一種方法要用計數器的清零功能，第二種方法要用計數器的預置數功能。下面分別介紹。（1）清零法假設已有N進制計數器，用清零法獲得M進制計數器。就是當計數器計數到M狀態時，將計數器清零。清零方法與計數器的清零端功能有關，必然要清楚計數器是異步清零仍是同步清零。若為異步清零則要在M狀態將計數器清零，若為同步清零，應當在M-1狀態將計數器清零。例11-3試使用清0法，把四位二進制計數器74293接成13進制計數器。解：第一把74293的輸出端QA連結到時鐘端CKB，形成十六進制計數器。由于74293是異步清零，所以在M=1101狀態時清零。結果見圖11.42，狀態

45、圖見圖11.43。12R0(1)QA13R0(2)CP10QBOCKAQC110CKBQDSN74293圖11.42例11-3的電路圖11.43例11-3的狀態圖例11-4試用4位同步計數器74163組成M=13計數器解：74163是同步十六進制計數器，擁有同步清零端。所以應當在M-1狀態清零，由于當計數器狀態為1100時，知足清零條件，可是不清零，等待下一個脈沖到來時清零。邏輯電路見圖11.44，狀態圖見圖44.45。CLR15LOAD10RCO.ENT14ENPCP2QACLK133QBAQC4.BQDCDSN74163圖11.44例11-4的邏輯電路圖11.45例11-4的狀態圖（2）預

46、置數法假設已有N進制計數器，用預置數法獲得M進制計數器，方法是當計數器到某狀態時，將計數器預置到某數使計數器減少M-N狀態。預置數的方法與計數器的預置端功能有關，分為異步預置和同步預置。若為同步預置應當在M-1狀態時預置，若為異步預置則應當在M狀態預置。圖11.46例11-5的狀態圖例11-5試用同步十進制計數器74160組成接成6進制計數器。解：由于74160具同步預置數功能，所以能夠采用同步預置數法。見圖當計數器輸出等于0101狀態時，由外加門電路產生LOAD=0信號，下一個狀態，使計數器跳過01101001這4個狀態，獲得6進制計數器。狀態圖如11.46所示電路。CP抵達時將計數器預置到

47、0000圖11.48所示。圖11.48例11-5的狀態圖例11-6用另一種方法實現例11-5。解：該方法是當計數器輸出0100時，產生LOAD=0信號，下一個數器置入1001。這種方法的利處就是能夠使用原計數器進位端產生進位。狀態圖見圖11.50。CP信號到來時向計邏輯電路見圖11.49。11cG3CLR_15lLOADRCO10燈ENT147ENPQACP2卜CLK13QB3A120QC4B115CQD1DSN74160圖11.49例11-6的邏輯電路圖11.50例11-6的狀態圖2.NM的情況由于NM爾后使用整體清0或置數法，形成M進制計數器。第二種方法是若是M可分解成兩個因數相乘，即M=

48、N1*N2則可采用同步或異步方式將一個N1進制計數器和一個N2進制計數器連結起來，組成M進制計數器。同步方式連結是指兩個計數器的時鐘端連結到一同，低位進位控制高位的計數使能端。異步方式連結是指低位計數器的進位信號連結到高位計數器的時鐘端。例16-7試用兩片74160組成100進制計數器。解：74160是十進制計數器，將兩片74160串連起來就能夠形成100進制計數器。采用異步方式連結就是使兩片計數器都擁有正常計數器功能，由于第一片的進位RCO在計數器為1001時跳到高電平，在下個CP到來時跳到低電平，所以須經過反相器連結到高位的時鐘CLK，以知足時鐘需要上漲沿的要求。連結達成的電路見圖11.5

49、1。圖11.51例11-7的電路圖11.52例11-8的邏輯電路例16-8采用兩片同步十進制計數器74160,以同步連結方式實現100進制計數器。解:兩片74160擁有共同的時鐘CP，以第一片的進位RCO輸出到第二片的ENT和ENP端，就是每當第一片計數到1001時，RCO變成1，給第二片供應了計數條件，當下一個CP到來后，第二片增加1,而當第一片計數到0000時，RCO變成0,第二片計數器停止計數，等待下一個RCO=1。見圖11.52。11.5異步時序電路剖析概括同步時序電路使用同步脈沖，異步時序電路中沒有同步時鐘，由于沒有同步時鐘，所以剖析和設計都困難，而且它比擁有相同功能的同步時序電路慢。異步時序電路和同步時序電路擁有相同的狀態和輸出到輸入的反應，同步時序電路設計時，考慮全部輸入變量與時鐘同步，若輸入信號和時鐘不相同步，就應當使用異步時序電路。在計算機系統中，不相同計算機之間的通訊由于距離太遠不能夠傳輸并行數據和時鐘，就必定采用異步時序電路。用于達成這種功能的集成電路稱為異步收發電路（UART），在UART內部，控制部分采用同步方式可是數據傳輸部分采用異步方式。異步時序電路又可細分為脈沖異步時序和電平異步時序兩種。兩者的差異