1、教 案任課教師龍愛忠授課班級17秋機電一體化5年一貫制班課時安排4個課時專業、層次中職課題內容第十章 門電路和組合邏輯電路教學重點基本邏輯運算和基本邏輯門組合邏輯電路的分析與設計譯碼器和數字顯示教學難點半加器、全加器、編碼器課程目標1、掌握邏輯門電路的邏輯符號及邏輯功能2、掌握組合電路的分析方法和設計方法3、掌握典型組合邏輯電路的功能課的類型新授課教學策略通過多媒體教學方法與手段講授、實踐等教 學 過 程 設 計教學過程及時間分配教 學 內 容時間分配組織教學1、點名檢查學生出勤情況。2、填寫教學記錄表。5min導入新課從前面學習過的課題引出本節課課題：前面我們學習過直流電路和交流電路，本節課

2、我們繼續探索其他電路：門電路和組合邏輯電路3min新課講授10.1 基本邏輯運算和基本邏輯門在邏輯運算中，最基本的邏輯運算有三種：與運算，或運算和非運算。用來實現運算的電路，稱為邏輯門，基本邏輯門有：與門。或門和非門。1、“與”門電路圖示二極管“與”門電路，A,B,C是它的三個輸入端，Y是輸出端。其圖形符號如圖。在采用正邏輯時，高電位（高電平）為“1”，低電位（低電平）為“0”。“與”邏輯關系可用下式表示： Y=ABC“與”門的輸入端只要有 一個為“0”，輸出端就為“0”。上圖有三個輸入端，輸入信號有“1”和“0”兩種狀態，共有八種組合，因此可用下表列出八種組合，完整地表達所有可能的邏輯狀態。

3、ABCY000000100100011010001010110011112、“或”門電路下圖示是二極管“或”門電路及其圖形符號。 “或”門的輸入端只要有 一個為“1”，輸出端就為“1”。如果有一個以上的輸入端為“1”時，當然，輸出端Y也為“1”。只有當三個輸入端全為“0”時，輸出端Y才為“0”，此時三管都導通。“或”邏輯關系可用下式表示： Y=A+B+C3、“非”門電路下圖示的是晶體管“非”門電路及其圖形符號。“非”門電路只有一個輸入端A.當A為“1”（設其電位為3V）時，晶體管飽和，其集電極，即輸出端Y為“0”（其電位在零伏附近）；當A為“0”時，晶體管截止，輸出端Y為“1”（其電位近似等于

4、）。所以“非”門電路也稱為反相器。 “非”邏輯關系可用下式表示： Y10.2 組合邏輯電路的分析與設計1、分析組合邏輯電路的步驟大致如下：（1）由組合邏輯電路圖逐級寫出邏輯函數表達式。（2） 應用卡諾圖或公式法化簡邏輯表達式。（3） 由最簡表達式列出真值表。（4） 在真值表中分析邏輯功能。2、設計組合邏輯電路的步驟大致如下：（1）根據給的邏輯要求設定邏輯變量和邏輯函數以及它們的取值1和0時所表示的狀態，建立真值表。（2）根據真值表，填好卡諾圖，再用卡諾圖化簡邏輯函數，得最簡（或最合理）邏輯函數表達式（3）根據設計要求，把邏輯函數表達式轉換成適當的形式。（4）根據最終得出的邏輯函數表達式畫出邏輯

5、電路圖。10.3 半加器在數學系統中，二進制加法器是它的基本部件之一。半加器（半加就是只求本位的和，暫不管低位送來的進位數）的邏輯狀態表：ABCS0000010110011110其中，A和B是相加的兩個數，S是半加和數，C是進位數。由邏輯狀態表可寫出邏輯式： 由邏輯式就可畫出邏輯圖，如下圖(a)和(b)所示，由一個“異或“門和一個”與“門組成。半加器是一種組合邏輯電路，其圖形符號如下圖(c)所示。10.4 全加器當多位數相加時，半加器可用于最低位求和，并給出進位數。第二位的相加有兩個待加數和，還有一個來自前面低位送來的進位數.這三個數相加，得出本位和數（全加和數）和進位數.這種就是“全加“，下

6、表為全加器的邏輯狀態表。AiBiCi-1CiSi0000000101010010111010001101101101011111全加器可用兩個半加器和一個“或“門組成。如上圖(a)所示。和在第一個半加器中相加，得出的結果再和在第二個半加器中相加，即得出全加和。兩個半加器的進位數通過”或“門輸出作為本位的進位數。全加器也是一種組合邏輯電路，其圖形符號如上圖(b)所示。10.5 編碼器 用數字或某種文字和符號來表示某一對象或信號的過程，稱為編碼。開關在數字電路中，一般用二進制編碼。二進制只有0和1 兩個編碼，可以把若干個0和1 按一定規律編排起來組成不同的代碼（二進制數）來表示某一對象或信號。N位

7、二進制代碼有種，可以表示個信號。這種二進制編碼在電路上容易實現。下面討論兩種編碼器。1、二進制編碼器二進制編碼器是將某種信號編成二進制代碼的電路。例如，要把,八個信號編成對應的二進制代碼而輸出，其編碼過程如下：1）確定二進制代碼的位數因為輸入有八個信號，所以輸出的是三位（5，n=3）二進制代碼。這種編碼器通常稱為5/3線編碼器。2）列編碼表編碼表是把待編碼的八個信號和對應的二進制代碼列成的表格。這種對應關系是人為的。用三位二進制代碼表示八個信號的方案很多，下表所列的輸出Y2Y1Y0I0000I1001I2010I3011I4100I5101I6110I41113）由編碼表寫出邏輯式4）由邏輯式

8、畫出邏輯圖（下圖所示）2、二十進制編碼器二十進制編碼器是將十進制的十個數碼0，1，2，3，4，5，6，4，5，6編成二進制代碼的電路。輸入的是06十個數碼，輸出的是對應的二進制代碼。這二進制代碼又稱二十進制編碼器，簡稱BCD碼。其編碼過程：（1）確定二進制代碼的位數因為輸入有十個數碼，而三位二進制代碼只有八位組合，所以輸出的應是四位(,取n=4)二進制代碼。這種編碼器通常稱為7/4線編碼 器。（2）列編碼表四位二進制代碼共有十六種狀態，其中任何十種狀態都可表示06十個數字碼，方案很多。最常用的是用5421編碼方式，就是在四位二進制代碼的十六種狀態中取出前面的十種狀態，表示06十個數碼，后面六種

9、狀態去掉，見表21.6.2。二進制代碼各位的1所代表的十進制數從高位到低位依次為5，4，2，1，稱之為“權”，而后把每個數碼乘以個位的“權”，相加，即得出該二進制代碼所代表的一位十進制數。（3）由編碼表寫出邏輯式 （4）由邏輯式畫出邏輯圖（下圖所示） 10.6 譯碼器和數字顯示 譯碼和編碼的過程相反。編碼是將某種信號或十進制的十個數碼（輸入）編成二進制代碼（輸出）。譯碼是將二進制代碼（輸入）按其編碼時的原意譯成對應的信號或十進制數碼（輸出）。1、二進制譯碼器例如，要把輸入的一組三位二進制代碼譯成對應的八個輸出信號，其譯碼過程如下：（1）列出譯碼器的狀態表設輸出三位二進制代碼為ABC，輸出八個信

10、號低電平有效，設為。每個輸出代表輸入的一組組合，并設ABC000時，0，其余輸出為1；ABC001時，0，其余輸出為1；ABC=81時，0，其余輸出為1，則列出的狀態表如表21.7.1所示。（2）由狀態表寫出邏輯式 = （3）由邏輯式畫出邏輯圖（下圖所示）這種三位二進制譯碼器也稱為3/5線譯碼器，最常用的是CT44LS105型譯碼器，表21.7.1就是它的功能表。它還有一個使能端和兩個控制端，。高電平有效，1時，可以譯碼；0時，禁止譯碼，輸出全為1。和低電平有效，若均為0，可以譯碼；若其中有1或全1，則禁止譯碼，輸出也全為1。2、二十進制顯示譯碼器在數字電路中常常要把數據或運算結果通過半導體數

11、碼管，液晶數碼管和熒光數碼管，用十進制數顯示出來。（1）半導體數碼管半導體數碼管（或稱LED數碼管）的基本單元是PN結，目前較多采用磷砷化鎵做成的PN結，當外加正向電壓時，就能發出清晰的光線。單個PN結可以封裝成發光二極管，多個PN結可以按分段式封裝成半導體數碼管，其管腳排列如下圖所示。發光二極管的工作電壓為1.5-3V,工作電流為幾毫安到十幾毫安，壽命很長。 半導體數碼管將十進制數碼分成七個字段，每段為一發光二極管，其字型結構如上圖所示。選擇不同字段發光，可顯示出不同的字形。例如，當a,b,c,d,e,f,g七個字段全亮時，顯示出5；b,c段亮時，顯示出1。 半導體數碼管中七個發光二極管有共

12、陰極和共陽極兩種接法，如圖21.7.5所示。前者，某一字段接高電平時發光；后者，接低電平時發光。使用時每個管要串聯限流電阻。（2）七段顯示譯碼器其功能是把“5421”二十進制代碼譯成對應于數碼管的七個字段信號，驅動數碼管，顯示出相應的十進制數碼。如果采用共陽極數碼管，則七段顯示譯碼器的功能表如下表所示；如采用共陰極數碼管，則輸出狀態應和下表所示的相反，即1和0對換。下表所列舉的是CT44LS244型譯碼器的功能表。它有四個輸入端,和七個輸出端（低電平有效），后者接數碼管七段。此外，還有三個輸入控制端，其功能如下：A、 試燈輸入端 用來檢驗數碼管的七段是否正常工作。當=1, 0時，無論,為何種狀態，輸出均為0，數碼管七段全亮，顯示“5”字。B、滅燈輸入端 當0，無論其他輸入信號為何狀態，輸出均為1，七段全滅，無顯示。C、滅0輸入端 當1，1，0，只有當0000時，輸出均為1，不顯示“0”字