1、第二章第二章 門電路門電路2.1 2.1 概述概述2.2 2.2 半導(dǎo)體二極管、三極管的開關(guān)特性半導(dǎo)體二極管、三極管的開關(guān)特性2.3 2.3 分立元器件門電路分立元器件門電路2.4 TTL2.4 TTL集成門電路集成門電路實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。 邏輯門電路邏輯門電路 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路雙極型雙極型PMOS門門CMOS門門邏輯門邏輯門 電路電路分立分立NMOS門門TTL - 三極管三極管-三極管三極管HTL 高閾值高閾值ECL 射極耦合射極耦合I2L 集成注入集成注入集成集

2、成單極單極型型高抗干擾能力高抗干擾能力工作速度極高工作速度極高集成度高集成度高功耗小功耗小NMOS門門2.1 2.1 概述概述 高、低電平產(chǎn)生的原理高、低電平產(chǎn)生的原理 +5V R vo S vI 當(dāng)當(dāng)S閉合，閉合，vO= 0V當(dāng)當(dāng)S斷開，斷開，vO= +5VVccIvovS1S2輸輸入入信信號(hào)號(hào)輸輸出出信信號(hào)號(hào)圖3.1.3 互補(bǔ)開關(guān)電路圖3.1.3 互補(bǔ)開關(guān)電路一、二極管導(dǎo)通條件及導(dǎo)通時(shí)的特點(diǎn)一、二極管導(dǎo)通條件及導(dǎo)通時(shí)的特點(diǎn)二極管二極管D D的符號(hào)的符號(hào)設(shè)二極管的外加正向電壓為設(shè)二極管的外加正向電壓為V VF F，正向?qū)〞r(shí)的管壓降為，正向?qū)〞r(shí)的管壓降為V VD D導(dǎo)通條件：導(dǎo)通條件：VF

3、0.7V(Si)/0.2V(Ge)導(dǎo)通時(shí)特點(diǎn)：導(dǎo)通時(shí)特點(diǎn)：VD0.7V(Si)/0.2V(Ge)相當(dāng)于開關(guān)閉合后有個(gè)相當(dāng)于開關(guān)閉合后有個(gè)0.7/0.2V的恒壓降的恒壓降2.2 2.2 半導(dǎo)體二極管、三極管的開關(guān)特性半導(dǎo)體二極管、三極管的開關(guān)特性2.2.1 2.2.1 二極管的開關(guān)特性二極管的開關(guān)特性二、二極管截止條件及截止時(shí)的特點(diǎn)二、二極管截止條件及截止時(shí)的特點(diǎn)截止條件：截止條件：截止時(shí)特點(diǎn)：截止時(shí)特點(diǎn)：電流電流ID接近于接近于0，相當(dāng)于開關(guān)斷開，相當(dāng)于開關(guān)斷開加正向電壓時(shí)加正向電壓時(shí)VF0.5V(Si)/0.1V(Ge)或加反向電壓或加反向電壓理想的開關(guān)應(yīng)具有兩個(gè)工作狀態(tài)：理想的開關(guān)應(yīng)具有兩

4、個(gè)工作狀態(tài)：-要求阻抗越小越好，相當(dāng)于短路（導(dǎo)通）要求阻抗越小越好，相當(dāng)于短路（導(dǎo)通）-要求阻抗越大越好，相當(dāng)于開路（截止）要求阻抗越大越好，相當(dāng)于開路（截止） 在數(shù)字電路中，二極管和三極管工作在開關(guān)狀態(tài)，即，不在數(shù)字電路中，二極管和三極管工作在開關(guān)狀態(tài)，即，不是是飽和導(dǎo)通，就是反向截止，好象一個(gè)開關(guān)一樣。飽和導(dǎo)通，就是反向截止，好象一個(gè)開關(guān)一樣。 當(dāng)脈沖信號(hào)的頻率很高時(shí)，開關(guān)狀態(tài)的變化速度很快，每當(dāng)脈沖信號(hào)的頻率很高時(shí)，開關(guān)狀態(tài)的變化速度很快，每秒可達(dá)秒可達(dá)百萬次百萬次，這就要求器件的開關(guān)轉(zhuǎn)換速度要在微秒甚至納，這就要求器件的開關(guān)轉(zhuǎn)換速度要在微秒甚至納秒內(nèi)完成。秒內(nèi)完成。 因此有必要研究一下

5、二極管導(dǎo)通截止之間的轉(zhuǎn)換過程。因此有必要研究一下二極管導(dǎo)通截止之間的轉(zhuǎn)換過程。 接通狀態(tài)接通狀態(tài)斷開狀態(tài)斷開狀態(tài)1.1.關(guān)斷特性關(guān)斷特性：二極管從正向?qū)ǖ椒聪蚪刂褂幸粋€(gè)反向恢復(fù)過程：二極管從正向?qū)ǖ椒聪蚪刂褂幸粋€(gè)反向恢復(fù)過程vitVF-VRIF-IRt1tstt0.1IRit在在O Ot t1 1期間，期間，vi i VF F，二二極管極管D導(dǎo)通，電路中有電流流過：導(dǎo)通，電路中有電流流過：RLviiD三、二極管的開關(guān)特性三、二極管的開關(guān)特性當(dāng)當(dāng)t t t t1 1 時(shí)，時(shí)，vi i 突變到突變到 VR R ，理想時(shí)，二極管應(yīng)立即截止，電理想時(shí)，二極管應(yīng)立即截止，電路中只有很小的反向電流路中

6、只有很小的反向電流 。但實(shí)但實(shí)際并非如此，見右圖：際并非如此，見右圖：通常將二極管從導(dǎo)通轉(zhuǎn)為截止通常將二極管從導(dǎo)通轉(zhuǎn)為截止所需的時(shí)間稱為所需的時(shí)間稱為反向恢復(fù)時(shí)間反向恢復(fù)時(shí)間: tre= ts+tt =ns級(jí)級(jí) vitVF-VRIF-IRt1tstt0.1IRit存儲(chǔ)時(shí)間存儲(chǔ)時(shí)間渡越時(shí)間渡越時(shí)間RLviiD P 區(qū)區(qū) N 區(qū)區(qū) 勢(shì)壘區(qū)勢(shì)壘區(qū) + - P 區(qū)的電子區(qū)的電子濃度分布濃度分布 N 區(qū)的空穴區(qū)的空穴濃度分布濃度分布 產(chǎn)生反向恢復(fù)過程的原產(chǎn)生反向恢復(fù)過程的原因是因是電荷存儲(chǔ)效應(yīng)電荷存儲(chǔ)效應(yīng)所引起的。所引起的。反向恢復(fù)時(shí)間就是反向恢復(fù)時(shí)間就是存儲(chǔ)電荷存儲(chǔ)電荷消失所需要的時(shí)間消失所需要的時(shí)間

7、，一般在，一般在納秒數(shù)量級(jí)。納秒數(shù)量級(jí)。2. 2. 開通特性：主要體現(xiàn)在二極管的開通時(shí)間開通特性：主要體現(xiàn)在二極管的開通時(shí)間開通時(shí)間開通時(shí)間-二極管從截止轉(zhuǎn)為正向?qū)ㄋ枰亩O管從截止轉(zhuǎn)為正向?qū)ㄋ枰臅r(shí)間時(shí)間 該時(shí)間與該時(shí)間與反向恢復(fù)時(shí)間反向恢復(fù)時(shí)間相比很小，對(duì)開關(guān)速度影響小，相比很小，對(duì)開關(guān)速度影響小， 可以忽略不計(jì)。可以忽略不計(jì)。一、三極管處于三種工作區(qū)的條件一、三極管處于三種工作區(qū)的條件截止區(qū)：截止區(qū)：B、E加正向電壓時(shí)加正向電壓時(shí)VF0.5V(Si)/0.1V(Ge)或或加反向電壓加反向電壓放大區(qū)：放大區(qū)：發(fā)射結(jié)正偏、集電結(jié)反偏發(fā)射結(jié)正偏、集電結(jié)反偏飽和區(qū)：飽和區(qū)：發(fā)射結(jié)正偏、集

8、電結(jié)正偏發(fā)射結(jié)正偏、集電結(jié)正偏臨界飽和：臨界飽和：UBC=0IB=IC=0 IC=IBUCE=0.10.3V典型值典型值UCE=0.3V2.2.2 2.2.2 三極管的開關(guān)特性三極管的開關(guān)特性三極管三極管工作在飽和狀態(tài)的工作在飽和狀態(tài)的電流條件電流條件為：為：I IB B I IBS BS CCCCCBECCE0.7V-U-U-RVRVRVRVICCCCCCCS CCCCSBSRVII 二、三極管的動(dòng)態(tài)特性三極管的動(dòng)態(tài)特性（1 1）延遲時(shí)間延遲時(shí)間t td d 從輸入信號(hào)從輸入信號(hào)v vi i正跳變的正跳變的 瞬間開始，到集電極電流瞬間開始，到集電極電流i iC C上升到上升到0.10.1I

9、ICSCS所需的時(shí)間所需的時(shí)間 （2 2）上升時(shí)間上升時(shí)間t tr r集電極電流從集電極電流從0.10.1I ICSCS上上升到升到0.90.9I ICSCS所需的時(shí)間。所需的時(shí)間。（3 3）存儲(chǔ)時(shí)間存儲(chǔ)時(shí)間t ts s從輸入信號(hào)從輸入信號(hào)v vi i下跳變的下跳變的瞬間開始，到集電極電流瞬間開始，到集電極電流i iC C下降到下降到0.90.9I ICSCS所需的時(shí)間。所需的時(shí)間。（4 4）下降時(shí)間下降時(shí)間t tf f集電極電流從集電極電流從0.90.9I ICSCS下降下降到到0.10.1I ICSCS所需的時(shí)間。所需的時(shí)間。 2.3.1 2.3.1 二極管與門電路二極管與門電路2.3.3

10、 2.3.3 非門電路非門電路 三極管反相器三極管反相器2.3.2 2.3.2 二極管或門電路二極管或門電路2.3.4 2.3.4 復(fù)合邏輯門電路復(fù)合邏輯門電路2.3.1 2.3.1 二極管與門電路二極管與門電路 B & L=ABC A C 二極管與門電路二極管與門電路與邏輯符號(hào)及表達(dá)式與邏輯符號(hào)及表達(dá)式 VCC+(5V) R 3kW L D1 D2 D3 A B C VCC+(5V) R 3kW L D1 D2 D3 A B C 0.7V 三個(gè)輸入端中，只三個(gè)輸入端中，只要有一個(gè)為要有一個(gè)為0V, 其余為其余為+5V時(shí)：時(shí)：輸入與輸出電壓關(guān)系輸入與輸出電壓關(guān)系0V5V5V 輸 入輸 出VAV

11、BVCVL0V0V0V0V0V+5 V0V+5 V0V0V+5 V+5 V+5 V0V0 V+5 V0V+5 V+5 V+5 V0V0.7V0.7V0.7V0.7V0.7V0.7V0.7V壓差大的管子導(dǎo)通VCC+(5V) R 3kW L D1 D2 D3 A B C 5 V 只有當(dāng)只有當(dāng)A、B、C三個(gè)輸入端均為高電三個(gè)輸入端均為高電平平+5V時(shí)：時(shí)：5V5V5V 輸 入輸 出ABCL00000010010001101000101011001111 真真 值值 表表 2.3.2 2.3.2 二極管或門電路二極管或門電路 R 3kW D1 D2 D3 A B C L 二極管或門電路二極管或門電路或

12、邏輯符號(hào)及表達(dá)式或邏輯符號(hào)及表達(dá)式 B L=ABC A C 1 1輸入端輸入端A、B、C都為都為0V R 3kW D1 D2 D3 A B C L 0 V或邏輯真值表或邏輯真值表輸 入輸 出ABCL00000011010101111001101111011111輸 入輸 出ABCL000000110101011110011011110111110V0V0V輸入端中只要有一個(gè)為輸入端中只要有一個(gè)為+5V R 3kW D1 D2 D3 A B C L 4.3 V或邏輯或邏輯真值表真值表輸 入輸 出ABCL00000011010101111001101111011111輸 入輸 出ABCL00000

13、0110101011110011011110111110V5V5V二極管與門和或門電路的缺點(diǎn)：二極管與門和或門電路的缺點(diǎn)：（1 1）電平偏移：在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏）電平偏移：在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。離標(biāo)準(zhǔn)數(shù)值的情況。（2 2）負(fù)載能力差）負(fù)載能力差0V5V+V+VL5VDDDD3k（+5V）RCC211CCR2（+5V）0.7V1.4V3k只用于只用于IC內(nèi)部電路內(nèi)部電路 VC C Rc L T Rb A 三極管三極管 反相電路反相電路 A 1 L=A 非邏輯符號(hào)及表達(dá)式非邏輯符號(hào)及表達(dá)式2.3.3 2.3.3 非門電路非門電路 三極管反相器三極管反相

14、器當(dāng)輸入為當(dāng)輸入為邏輯邏輯0 0時(shí)時(shí): : VC C Rc L T Rb A 0 vcc1輸入A輸出L01非邏輯真值表非邏輯真值表 當(dāng)輸入為當(dāng)輸入為邏輯邏輯1 1時(shí)時(shí): : VC C Rc L T Rb A 1 0輸入A輸出L0110非邏輯真值表非邏輯真值表 VC C Rc L T D4 D5 R2 2.3.4 DTL2.3.4 DTL復(fù)合門電路復(fù)合門電路 VCC+(5V) R 3kW D1 D2 D3 A B C B & L=ABC A C 1、DTL與非門電路與非門電路 VC C Rc L T D4 D5 R2 B 1 L=ABC A C 2、DTL或非門電路或非門電路 R 3kW D1

15、D2 D3 A B C 2.4 TTL2.4 TTL集成門電路集成門電路 集成邏輯門電路是把門電路的所有元器件集成邏輯門電路是把門電路的所有元器件及連接導(dǎo)線制作在一塊半導(dǎo)體硅片上，構(gòu)成集成及連接導(dǎo)線制作在一塊半導(dǎo)體硅片上，構(gòu)成集成邏輯門。邏輯門。 若這種電路的輸入級(jí)和輸出級(jí)都采用半導(dǎo)體若這種電路的輸入級(jí)和輸出級(jí)都采用半導(dǎo)體三極管，則稱為三極管三極管，則稱為三極管三極管集成邏輯門電路三極管集成邏輯門電路（Transistor Transistor Logic），即），即TTL門門電路。電路。集成電路的特點(diǎn)：體積小，重量輕，功耗小，價(jià)集成電路的特點(diǎn)：體積小，重量輕，功耗小，價(jià)格低，可靠性等。格低，

16、可靠性等。分類門/片元器件/片SSI (Small Scale Integrated circuit) 11210100MSI (Medium Scale Integrated circuit)1399100999LSI ( Large Scale Integrated circuit)1009999100099999VLSI (Very Large Scale Integrated circuit)10000100000 集成電路根據(jù)一塊芯片上所集成的門數(shù)多少或集成電路根據(jù)一塊芯片上所集成的門數(shù)多少或元件多少可分為小、中、大和超大規(guī)模集成電路。元件多少可分為小、中、大和超大規(guī)模集成電路。邏輯

17、門和觸發(fā)器是目前常用的邏輯門和觸發(fā)器是目前常用的SSI譯碼器、譯碼器、 數(shù)據(jù)選擇器、數(shù)據(jù)選擇器、 加法器、加法器、 計(jì)數(shù)器、計(jì)數(shù)器、 移位寄存器等組移位寄存器等組件是常用的件是常用的MSI。常見的常見的LSI、 VLSI有只讀存儲(chǔ)器、有只讀存儲(chǔ)器、 隨機(jī)存取存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器、 微處理微處理器、高速乘法累加器、器、高速乘法累加器、 通用和專用數(shù)字信號(hào)處理器等。通用和專用數(shù)字信號(hào)處理器等。 集成邏輯門集成邏輯門是最基本的數(shù)字集成電路，是組是最基本的數(shù)字集成電路，是組成數(shù)字邏輯的基礎(chǔ)。成數(shù)字邏輯的基礎(chǔ)。 常用的集成門電路，大多采用雙列直插式封常用的集成門電路，大多采用雙列直插式封裝（裝（Dua

18、l-In-line Package ，縮寫成，縮寫成DIP）。）。集成門電路外形圖集成門電路外形圖槽口槽口1 2 3 3 4 6 714 13 12 11 10 9 8管腳編號(hào)管腳編號(hào) 集成芯片表面有一個(gè)缺口（引腳編號(hào)的參考標(biāo)集成芯片表面有一個(gè)缺口（引腳編號(hào)的參考標(biāo)志），如果將芯片插在實(shí)驗(yàn)板上且缺口朝左邊，則志），如果將芯片插在實(shí)驗(yàn)板上且缺口朝左邊，則引腳的排列規(guī)律為：左下管腳為引腳的排列規(guī)律為：左下管腳為1引腳，其余以逆引腳，其余以逆時(shí)針方向從小到大順序排列。時(shí)針方向從小到大順序排列。一般引腳數(shù)為：一般引腳數(shù)為：14、16、20等。等。槽口槽口1 2 3 3 4 6 714 13 12 11

19、 10 9 8管腳編號(hào)管腳編號(hào) 絕大多數(shù)情況下，電源從芯片左上角的引腳接絕大多數(shù)情況下，電源從芯片左上角的引腳接入，地接右下引腳。入，地接右下引腳。 一塊芯片中可集成若干個(gè)（一塊芯片中可集成若干個(gè)（1、2、4、6等）同等）同樣功能但又各自獨(dú)立的門電路，每個(gè)門電路則具有樣功能但又各自獨(dú)立的門電路，每個(gè)門電路則具有若干個(gè)（若干個(gè)（1、2、3等）輸入端。等）輸入端。輸入端數(shù)有時(shí)稱為扇入（輸入端數(shù)有時(shí)稱為扇入（Fan-in）數(shù)。）數(shù)。(a) 7404(六反相器六反相器) (b) 7400(四四2輸入與非門輸入與非門) 2.4.1 TTL2.4.1 TTL與非門的工作原理與非門的工作原理D4kR2R11

20、.6k1kR3130R4ABC+VCC+5VuOuIT4T1T2T3Y一、組一、組成成輸入級(jí)：輸入級(jí)：T T1 1,R,R1 1中間級(jí)：中間級(jí)：T T2 2,R,R2 2,R,R3 3輸出級(jí)：輸出級(jí)：T T3 3,T,T4 4,R,R4 4,D,D輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)是保護(hù)二極管，為是保護(hù)二極管，為防止輸入電壓過低防止輸入電壓過低而設(shè)置而設(shè)置多發(fā)射極三極管多發(fā)射極三極管T1T1作用作用: :實(shí)現(xiàn)實(shí)現(xiàn)“與與”的功能的功能ABCbc+VCCABCbcABCT1bc 輸入級(jí)由多發(fā)射極輸入級(jí)由多發(fā)射極三極管三極管T1和基極電組和基極電組R1組成，它實(shí)現(xiàn)了輸入變組成，它實(shí)現(xiàn)了輸入變量量A

21、、B、的與運(yùn)算。的與運(yùn)算。(1) 輸入級(jí)輸入級(jí) 中間級(jí)（中間級(jí)（倒相級(jí)倒相級(jí)）是放大級(jí)，由是放大級(jí)，由T2、R2和和R3組成，組成，T2的集電極的集電極C2和發(fā)射極和發(fā)射極E2可以分提供可以分提供兩個(gè)相位相反的電壓信兩個(gè)相位相反的電壓信號(hào)，號(hào)，以滿足輸出級(jí)的需以滿足輸出級(jí)的需要。要。 (2) 中間級(jí)中間級(jí) 輸出級(jí)由輸出級(jí)由T3、T4、D和和R4組成，其中其中組成，其中其中D、T3作為由作為由T4組成的反組成的反相器的有源負(fù)載。相器的有源負(fù)載。 T3與與T4組成推拉式輸出結(jié)構(gòu)組成推拉式輸出結(jié)構(gòu)，具有較強(qiáng)的負(fù)載能力，具有較強(qiáng)的負(fù)載能力。(3) 輸出級(jí)輸出級(jí)二、工作原理二、工作原理D4kR2R11.

22、6k1kR3130R4ABC+VCC+5VuOuIT4T1T2T3Y(1)(1)當(dāng)輸入端當(dāng)輸入端ABCABC中中至少至少有有 一個(gè)為低電平一個(gè)為低電平0.3V0.3V時(shí)時(shí)低電平低電平(0.3V)深飽和深飽和T1深度飽和，則深度飽和，則0.3V1VuIT1T2T3T4uO高電平高電平(3.6V)截止截止截止截止導(dǎo)通導(dǎo)通mA1RuVi11BCC1B / )(0i1C 0I1BS 1BS1BIiV10Uu1CES1CE. V40uuu1CEI2B. T4截止，截止，iB3很小很小D3BE23BCCOuuRiVu V63707005. 二、工作原理二、工作原理D4kR2R11.6k1kR3130R4A

23、BC+VCC+5VuOuIT4T1T2T3Y(2)(2)當(dāng)輸入端當(dāng)輸入端ABCABC都為都為高電高電 平平3.6V3.6V時(shí)時(shí)高電平高電平(3.6V)倒置倒置3.6V2.1VuIT1T2T3T4uOmA7250RuVi11BCC1B./ )( V1uuu4BE2CES2C 4.3V3.6V3.6V1.4V假設(shè)假設(shè)T1發(fā)射結(jié)度正向?qū)ǎ瑒t發(fā)射結(jié)度正向?qū)ǎ瑒tT1發(fā)射結(jié)反偏，集電結(jié)正偏，發(fā)射結(jié)反偏，集電結(jié)正偏，工作在工作在倒置狀態(tài)倒置狀態(tài)，即集電極和，即集電極和發(fā)射極顛倒使用，此時(shí)電流放發(fā)射極顛倒使用，此時(shí)電流放大系數(shù)大系數(shù)i在在0.02左右左右mA740iii1Bi1B2B. 假設(shè)假設(shè)T2飽和導(dǎo)

24、通，則飽和導(dǎo)通，則1VV34uuu1BEI1B. 4BE2BE1BC1Buuuu V12707070. 二、工作原理二、工作原理D4kR2R11.6k1kR3130R4ABC+VCC+5VuOuIT4T1T2T3Y(2)(2)當(dāng)輸入端當(dāng)輸入端ABCABC都為都為高電高電 平平3.6V3.6V時(shí)時(shí)高電平高電平(3.6V)倒置倒置3.6V2.1VuIT1T2T3T4uO低電平低電平(0.3V)飽和飽和飽和飽和截止截止若從定量角度看若從定量角度看T3和和D狀態(tài)狀態(tài)4.3V3.6V3.6V1.4V1VmA52RuVI22CCC2CS./ )( 2052II22CS2BS/./ 2BS2BIi故故T2飽

25、和的假設(shè)成立且飽和的假設(shè)成立且T3和和D截止截止對(duì)于對(duì)于T4的情況的情況mA24352740Iii2CS2B2E. mA70RUi34BE3R./ mA542iii3R2E4B. 由于由于T3和和D截止，故截止，故0I0I4BS4CS ,4BS4BIi故故T4深度飽和，輸出為低電平深度飽和，輸出為低電平mA1250. (2)(2)當(dāng)輸入端當(dāng)輸入端ABCABC都為都為高電平高電平3.6V3.6V時(shí)時(shí)(1)(1)當(dāng)輸入端當(dāng)輸入端ABCABC中中至至少少有一個(gè)為低電平有一個(gè)為低電平0.3V0.3V時(shí)時(shí)輸出為高電平輸出為高電平3.6V3.6V輸出為低電平輸出為低電平0.3V0.3V綜上：綜上：故輸入輸

26、出滿足關(guān)系：故輸入輸出滿足關(guān)系：ABCF 該電路為該電路為TTLTTL與非門電路與非門電路(1)(1)當(dāng)采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。當(dāng)采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。TTLTTL與非門提高工作速度的原理與非門提高工作速度的原理( () )采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)載電容充放電。載電容充放電。+VV+VV123123D123123D（+5V）CCc4o截止T3T4導(dǎo)通導(dǎo)通R充電CLc4CC（+5V）o導(dǎo)通3T4T截止截止R放電CL（a）（b）2PHLPLHpdttt2.4.2 TTL2.4.2 TTL與

27、非門傳輸延遲時(shí)間與非門傳輸延遲時(shí)間t tpdpd導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間tPHL從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間截止延遲時(shí)間tPLH從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間與非門的傳輸延遲時(shí)間tpd是是tPHL和和tPLH的平均值。即的平均值。即 一般一般TTL與非門傳輸延遲時(shí)間與非門傳輸延遲時(shí)間tpd的值為幾納秒十幾個(gè)納秒。的值為幾納秒十幾個(gè)納秒。2.4.3 TTL2.4.3 TTL與非門的電壓傳輸特性

28、及抗干擾能力與非門的電壓傳輸特性及抗干擾能力1電壓傳輸特性曲線：電壓傳輸特性曲線：Vo=f（Vi）特性曲線分為特性曲線分為AB、BC、CD、DE四段：四段：AB段：段：VI0.6VVB11.3VT2、T4截止，而截止，而T3、D導(dǎo)通輸出導(dǎo)通輸出電壓為高電平電壓為高電平3.6V，基本不變，基本不變BC段：段：VI0.61.3VT2已經(jīng)開始導(dǎo)通，但已經(jīng)開始導(dǎo)通，但VB21.3V，故故T4截止，截止，T2處于放大狀態(tài)，處于放大狀態(tài)，R2上的電流隨著上的電流隨著VI的的而線性而線性，即即R2上的壓降隨著上的壓降隨著VI的的而線性而線性，因此輸出因此輸出VO將隨著將隨著VI的的而線性而線性CD段：段：1

29、.3VVI1.4V ，T4已經(jīng)導(dǎo)通并已經(jīng)導(dǎo)通并迅速飽和，迅速飽和， T3迅速截止，故迅速截止，故VO迅速迅速 ，稱，稱CD段為轉(zhuǎn)折段段為轉(zhuǎn)折段DE段：段：1.4VVI ，此時(shí)此時(shí)T2 、T4都飽和導(dǎo)都飽和導(dǎo)通，故輸出通，故輸出VO0.3V不變不變（1 1）輸出高電平電壓輸出高電平電壓V VOHOH在正邏輯體制中代表邏輯在正邏輯體制中代表邏輯“1”1”的輸出電壓。的輸出電壓。VOH的典型值為的典型值為3.63.6V，產(chǎn)品規(guī)定輸出高電壓的最小值，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4=2.4V。（2 2）輸出低電平電壓輸出低電平電壓V VOLOL在正邏輯體制中代表邏輯在正邏輯體制中代表

30、邏輯“0”0”的輸出電壓。的輸出電壓。VOL的理論值為的理論值為0.30.3V，產(chǎn)品規(guī)定輸出低電壓的最大值，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4=0.4V。（3 3）關(guān)門電平電壓關(guān)門電平電壓V VOFFOFF是指輸出電壓為是指輸出電壓為VOH（min）時(shí)對(duì)應(yīng)的輸入電壓。時(shí)對(duì)應(yīng)的輸入電壓。即即輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱為輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱為輸入低電平電壓輸入低電平電壓，用，用VIL（max）表示。產(chǎn)品規(guī)定表示。產(chǎn)品規(guī)定VIL（max）=0.8=0.8V。（4 4）開門電平電壓開門電平電壓V VONON是指輸出電壓為是指輸出電壓為VOL（max）時(shí)對(duì)應(yīng)的輸

31、入電壓。時(shí)對(duì)應(yīng)的輸入電壓。即即輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱為輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱為輸入高電平電壓輸入高電平電壓，用，用VIH（min）表示。產(chǎn)品規(guī)定表示。產(chǎn)品規(guī)定VIH（min）=2=2V。（5 5）閾值電壓閾值電壓V Vthth電壓傳輸特性的過渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電電壓傳輸特性的過渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。 近似地：近似地：Vth（VOFF+ +VON）/2 即即ViVth，與非門關(guān)門，輸出高電平；，與非門關(guān)門，輸出高電平； ViVth，與非門開門，

32、輸出低電平。，與非門開門，輸出低電平。 Vth又常被形象化地稱為又常被形象化地稱為門檻電壓門檻電壓。Vth的值為的值為1.31.3V1.1.V。2 2幾個(gè)重要參數(shù)幾個(gè)重要參數(shù)低電平噪聲容限低電平噪聲容限 VNLVOFF- -VOL（max）0.80.8V-0.4-0.4V0.40.4V高電平噪聲容限高電平噪聲容限 VNHVOH（min）- -VON2.42.4V-2.0-2.0V0.40.4VTTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。同樣，它的門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為輸入高低電平也有一個(gè)范圍，

33、即它的輸入信號(hào)允許一定的容差，稱為噪聲容限噪聲容限。3 3抗干擾能力抗干擾能力2.4.4 TTL2.4.4 TTL與非門的輸入輸出特性和帶負(fù)載能力與非門的輸入輸出特性和帶負(fù)載能力1輸入特性：輸入特性：iI=f（Vi）ii3.6ViVIIS1.4VIIH(1)(1)當(dāng)當(dāng)VI0.6V時(shí)時(shí)，T2截止，截止，iI從從T1流出，為流出，為 負(fù)值。當(dāng)負(fù)值。當(dāng)VI0時(shí)，時(shí)，iI最大，此時(shí)最大，此時(shí)ISIIi 1BI 1I1BECCRVVV mA0751. （稱作輸入短路電流）（稱作輸入短路電流）(2)(2)當(dāng)當(dāng)0.6V VIVT時(shí)時(shí)，T2和和T4飽和飽和導(dǎo)通，導(dǎo)通，T1的基極的基極 電位被箝位在電位被箝位在

34、2.1V，此時(shí)，此時(shí)T1處于倒置狀處于倒置狀 態(tài)，晶體管放大倍數(shù)約為態(tài)，晶體管放大倍數(shù)約為0.0211BCCi1BiIRVVIi mA01450. IHI （稱作輸入端漏電流）（稱作輸入端漏電流）2輸入端負(fù)載特性：輸入端負(fù)載特性：是指輸入端外接電阻是指輸入端外接電阻RI時(shí)，其壓降時(shí)，其壓降VI和和RI之間的關(guān)系之間的關(guān)系(1)(1)當(dāng)當(dāng)RI較小時(shí)較小時(shí):VIVT=1.4V 時(shí)時(shí), ,相當(dāng)輸入低電平相當(dāng)輸入低電平，所以輸出為高電平。所以輸出為高電平。(2)(2)當(dāng)當(dāng)RI增大時(shí)增大時(shí):RI VI =VT 時(shí)，輸入變高，時(shí)，輸入變高，輸出變低電平。此時(shí)輸出變低電平。此時(shí)VI1.4V。II11BECC

35、IRRRVVV IIRR434 .RI/kVI/V1.4V開門電阻開門電阻R RONON: :RON一般為一般為2 k /2.5 k保證與非門輸出為保證與非門輸出為低電平低電平，允許輸入電阻，允許輸入電阻RI的的最小值最小值。當(dāng)當(dāng)RI RON時(shí)，相當(dāng)輸入高電平時(shí)，相當(dāng)輸入高電平關(guān)門電阻關(guān)門電阻R ROFFOFF: :ROFF一般為一般為0.7 k /0.8 k保證與非門輸出為保證與非門輸出為高電平高電平，允許輸入電阻，允許輸入電阻RI的的最大值最大值。當(dāng)當(dāng)RI ROFF時(shí)，相當(dāng)輸入低電平時(shí)，相當(dāng)輸入低電平注：注：當(dāng)當(dāng)R RONON R RI I R ROFFOFF時(shí)，不符合正常工作狀態(tài)，一般不

36、允許時(shí)，不符合正常工作狀態(tài)，一般不允許由輸入端負(fù)載特性可知由輸入端負(fù)載特性可知“與非門與非門”多余輸入端的多余輸入端的處理方法有以下幾種處理方法有以下幾種（目的是置（目的是置“1”1”）：）：（1 1）接高電平）接高電平V VCCCC（2 2）和其他引腳接在一起）和其他引腳接在一起（3 3）外接一大于）外接一大于R RONON的電阻的電阻（4 4）引腳懸空）引腳懸空3TTL的輸出特性：的輸出特性：輸出電壓和負(fù)載電流之間的關(guān)系輸出電壓和負(fù)載電流之間的關(guān)系(1)(1)當(dāng)當(dāng)RI較小時(shí)較小時(shí):VIVT=1.4V 時(shí)時(shí), ,相當(dāng)輸入低電平相當(dāng)輸入低電平，所以輸出為高電平。所以輸出為高電平。(2)(2)當(dāng)

37、當(dāng)RI增大時(shí)增大時(shí):RI VI =VT 時(shí)，輸入變高，時(shí)，輸入變高，輸出變低電平。此時(shí)輸出變低電平。此時(shí)VI1.4V。II11BECCIRRRVVV IIRR434 .RI/kVI/V1.4V輸出低電平輸出低電平說明說明:輸出為低輸出為低,灌電流負(fù)載。灌電流負(fù)載。ILFT3T4RLVCCIL0VOL20mA0.4V T4飽和飽和,Rce4很小很小,故故IL上升時(shí)上升時(shí),VOL上升很上升很慢慢,基本呈線性關(guān)系。基本呈線性關(guān)系。當(dāng)當(dāng)VOL VOLMAX0.4V后，后，低低電平輸出邏電平輸出邏輯關(guān)系被輯關(guān)系被破壞破壞,故故IL灌灌受限制，不能過大。受限制，不能過大。把允把允許灌入輸出端的電流定義為許

38、灌入輸出端的電流定義為輸出低電平電流輸出低電平電流IOL，產(chǎn)品規(guī)定產(chǎn)品規(guī)定IOL=16mA。3TTL的輸出特性：的輸出特性：輸出電壓和負(fù)載電流之間的關(guān)系輸出電壓和負(fù)載電流之間的關(guān)系輸出高電平輸出高電平+5VFR4R5T3T4T5RLIL說明說明:輸出為高輸出為高, ,拉電流負(fù)載。拉電流負(fù)載。I IL L較小時(shí)較小時(shí),T,T3 3處于飽和邊緣，處于飽和邊緣，T T4 4放大，二者構(gòu)成的復(fù)放大，二者構(gòu)成的復(fù)合管具有一定的放大作用，輸出電阻很小，故合管具有一定的放大作用，輸出電阻很小，故V VO O基本基本保持不變。保持不變。當(dāng)當(dāng)I IL L5mA5mA后后,T3,T3進(jìn)入飽和區(qū)，進(jìn)入飽和區(qū)， V

39、VCE3CE3V VCES3CES3保持不變，保持不變，V VO O隨隨I IL L上升而下降。上升而下降。IL0VO3.6V2.4V20mA5mAIR4當(dāng)當(dāng)V VOLOLV VOHMINOHMIN2.4V2.4V后后, ,高高電平輸出邏輯關(guān)電平輸出邏輯關(guān)系被破壞系被破壞, ,故故I IL L拉拉 受限制，不能過大。受限制，不能過大。把允許把允許拉出輸出端的電流定義為拉出輸出端的電流定義為輸出高電平電流輸出高電平電流IOH。4. 4. 扇出系數(shù)扇出系數(shù) 扇出系數(shù)扇出系數(shù):負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門0 VCC(5V) Rb1 4kW T1 IIL T4 T3 Rc4 130W D 當(dāng)負(fù)載門的個(gè)數(shù)增

40、加時(shí)，當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流總的灌電流I IILIL將增加將增加, ,引起輸出引起輸出低電平低電平V VOLOL的升高。的升高。 灌電流灌電流“1”“0”IILIOL灌電流負(fù)載灌電流負(fù)載拉電流負(fù)載拉電流負(fù)載（負(fù)載門）（負(fù)載門）驅(qū)動(dòng)門驅(qū)動(dòng)門ILOLOLIIN)( 當(dāng)負(fù)載門的個(gè)數(shù)增多時(shí)，必將當(dāng)負(fù)載門的個(gè)數(shù)增多時(shí)，必將引起輸出高電平的降低。引起輸出高電平的降低。 拉電流拉電流負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門1 VCC(5V) Rb1 4kW T1 IIH T4 T3 Rc4 130W D “0”“1”IIHIOH一般，一般，TTL的的扇出系數(shù)扇出系數(shù)=10，高的可達(dá)高的可達(dá)30-50（負(fù)載門）（負(fù)

41、載門）驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOHIIN)( 例例 查得基本的查得基本的TTL與非門與非門7410的參數(shù)如下：的參數(shù)如下： IOL16mA，IIL1.6mA，IOH0.4mA，IIH0.04mA.試計(jì)算其帶同類門時(shí)的試計(jì)算其帶同類門時(shí)的扇出扇出系系數(shù)。數(shù)。10mA6 . 1mA16 (2)高電平輸出時(shí)的扇出數(shù)高電平輸出時(shí)的扇出數(shù)10mA04. 0mA4 . 0若若NOHNOH，則取較小的作為電路的扇出數(shù)。，則取較小的作為電路的扇出數(shù)。扇出系數(shù)計(jì)算舉例扇出系數(shù)計(jì)算舉例解：解： (1)低電平輸出時(shí)的扇出數(shù)低電平輸出時(shí)的扇出數(shù)（負(fù)載門）（負(fù)載門）驅(qū)動(dòng)門驅(qū)動(dòng)門ILOLOLIIN)( （負(fù)載門）（負(fù)載門）驅(qū)

42、動(dòng)門驅(qū)動(dòng)門IHOHOHIIN)( 2.5 2.5 其他其他TTLTTL集成門電路集成門電路在工程實(shí)踐中，有時(shí)需要在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使將幾個(gè)門的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱為用，以實(shí)現(xiàn)與邏輯，稱為線與。但是線與。但是普通的普通的TTL門門電路不能進(jìn)行線與電路不能進(jìn)行線與。2.5.1 OC2.5.1 OC門門一、引入目的一、引入目的為此，專門生產(chǎn)了一種為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電可以進(jìn)行線與的門電路路集電極開路門，集電極開路門，也稱作也稱作OC門（門（Open Collector Gate）。）。F10輸出輸出高高電平時(shí)輸出電阻電平時(shí)輸出電阻小小輸出輸出低低電

43、平時(shí)輸出電阻電平時(shí)輸出電阻小小低阻低阻通路電通路電流大，流大，燒壞三燒壞三極管極管輸出輸出非非0非非1，破壞邏破壞邏輯關(guān)系輯關(guān)系二、電路與符號(hào)二、電路與符號(hào)4kR2R11.6k1kR3ABC+VCC+5VuOuIT4T1T2YD130R4T3F&ABCABC&F+VCC2RLOC門電路圖門電路圖曾用符號(hào)曾用符號(hào)國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)集電集電極開極開路路正常使用時(shí)，正常使用時(shí)，一般需外接上一般需外接上拉負(fù)載電阻拉負(fù)載電阻三、三、OCOC門的應(yīng)用門的應(yīng)用(1) (1) 實(shí)現(xiàn)線與實(shí)現(xiàn)線與321YYYY GHIDEFABC GHIDEFABC OC門線與圖門線與圖輸出級(jí)連接圖輸出級(jí)連接圖等效邏輯電路圖等效邏

44、輯電路圖(2) (2) 用作驅(qū)動(dòng)器用作驅(qū)動(dòng)器在在OC門的上拉負(fù)載電阻門的上拉負(fù)載電阻RL處用指示處用指示燈、繼電器等替代，則可作為驅(qū)動(dòng)燈、繼電器等替代，則可作為驅(qū)動(dòng)器使用。器使用。+VCC&270+5V右圖所示為一右圖所示為一OC門驅(qū)動(dòng)發(fā)光二極管門驅(qū)動(dòng)發(fā)光二極管的電路。可以看出，當(dāng)?shù)碾娐贰？梢钥闯觯?dāng)OC門輸入有門輸入有一為低電平時(shí)，發(fā)光二極管滅；當(dāng)一為低電平時(shí)，發(fā)光二極管滅；當(dāng)三個(gè)輸入均為高電平時(shí)，輸出為低三個(gè)輸入均為高電平時(shí)，輸出為低電平，發(fā)光二極管亮電平，發(fā)光二極管亮。(3) (3) 用作電平轉(zhuǎn)換用作電平轉(zhuǎn)換由上圖可以看出，當(dāng)改變由上圖可以看出，當(dāng)改變OC門上拉負(fù)載電阻上的電源門上拉負(fù)載

45、電阻上的電源VCC2為為10V時(shí)，時(shí)，輸入輸出端邏輯輸入輸出端邏輯0對(duì)應(yīng)的對(duì)應(yīng)的低電平保持低電平保持0.3V不變不變，而邏輯，而邏輯1對(duì)應(yīng)的對(duì)應(yīng)的高電平高電平由由輸入端的輸入端的3.6V變?yōu)樽優(yōu)檩敵龆说妮敵龆说?0V，高電平對(duì)應(yīng)電壓有所轉(zhuǎn)移。通過，高電平對(duì)應(yīng)電壓有所轉(zhuǎn)移。通過此電平轉(zhuǎn)換的功能可以調(diào)節(jié)輸出高電平使其滿足下一級(jí)電路對(duì)高電平此電平轉(zhuǎn)換的功能可以調(diào)節(jié)輸出高電平使其滿足下一級(jí)電路對(duì)高電平的要求。的要求。+VCC2&RL+10V+VCC+5V輸入端：輸入端：邏輯邏輯1 3.6V邏輯邏輯0 0.3V輸出端：輸出端：邏輯邏輯1 10V邏輯邏輯0 0.3V(4) (4) 上拉電阻的計(jì)算（確定）上

46、拉電阻的計(jì)算（確定）圖中：圖中：n 上級(jí)上級(jí)OC門的個(gè)數(shù)門的個(gè)數(shù) p 負(fù)載負(fù)載OC門輸入端的個(gè)數(shù)門輸入端的個(gè)數(shù) m 負(fù)載負(fù)載OC門的個(gè)數(shù)門的個(gè)數(shù) IOHIOHIIHIIHIIHIRLu當(dāng)當(dāng)OC門的輸出為高電平時(shí)門的輸出為高電平時(shí)(含義含義)： IOH OC門的截止漏電流門的截止漏電流 若負(fù)載若負(fù)載RL的阻值變大，會(huì)使得輸?shù)淖柚底兇螅瑫?huì)使得輸出高電平電位降低，若出高電平電位降低，若RL無限制無限制增大，可能使輸出高電平降低到增大，可能使輸出高電平降低到VOH(min)以下，破壞了正常的邏以下，破壞了正常的邏輯關(guān)系，因此，應(yīng)有：輯關(guān)系，因此，應(yīng)有： (min)OHLRLCCVRIV IHOHRLp

47、InII IHOHOHCCLpInIVVR (min)IOLIISIISIRLu當(dāng)當(dāng)OC門的輸出為低電平時(shí)：門的輸出為低電平時(shí)： 若負(fù)載若負(fù)載RL的阻值變小，會(huì)使得輸?shù)淖柚底冃。瑫?huì)使得輸出低電平電位抬高，若出低電平電位抬高，若RL無限制無限制減小，可能使輸出低電平抬高到減小，可能使輸出低電平抬高到VOL(max)以上，破壞了正常的邏以上，破壞了正常的邏輯關(guān)系，因此，應(yīng)有：輯關(guān)系，因此，應(yīng)有： 考慮最不利的情況考慮最不利的情況，假設(shè)只有一，假設(shè)只有一個(gè)個(gè)OC門（門（Y1）處于導(dǎo)通狀態(tài)，）處于導(dǎo)通狀態(tài)，其他截止其他截止 (max)OLLRLCCVRIV ISOLRLmIII ISOLOLCCLmIIVVR (max)注意：注意：m為負(fù)載為負(fù)載門的個(gè)數(shù)，非負(fù)門的個(gè)數(shù)，非負(fù)載門輸入端個(gè)數(shù)載門輸入端個(gè)數(shù) 則：則： 綜上，可知上拉綜上，可知上拉負(fù)載電