1、 第第5章章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)制作: 賈麗娟本 章 重 點(diǎn)半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接統(tǒng)的連接存儲(chǔ)器的擴(kuò)展技術(shù)存儲(chǔ)器的擴(kuò)展技術(shù)只讀存儲(chǔ)器只讀存儲(chǔ)器主要內(nèi)容主要內(nèi)容概述概述隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器本章習(xí)題本章習(xí)題5.1 概概 述述主要內(nèi)容：主要內(nèi)容：半導(dǎo)體存儲(chǔ)器的基本概念半導(dǎo)體存儲(chǔ)器的基本概念存儲(chǔ)器的分類及其特點(diǎn)存儲(chǔ)器的分類及其特點(diǎn)兩類半導(dǎo)體存儲(chǔ)器的主要區(qū)別兩類半導(dǎo)體存儲(chǔ)器的主要區(qū)別存儲(chǔ)器的一般概念存儲(chǔ)容量：存儲(chǔ)器中存儲(chǔ)單元的總數(shù)存儲(chǔ)容量：存儲(chǔ)器中存儲(chǔ)單元的總數(shù)存儲(chǔ)器的兩種基本操作：存儲(chǔ)器的兩種基本操作：1 讀操作讀操作2 寫操作寫

2、操作存儲(chǔ)器的分類內(nèi)存：主機(jī)內(nèi)部的存儲(chǔ)器內(nèi)存：主機(jī)內(nèi)部的存儲(chǔ)器 用來(lái)存儲(chǔ)當(dāng)前運(yùn)所需要的程序和數(shù)據(jù)用來(lái)存儲(chǔ)當(dāng)前運(yùn)所需要的程序和數(shù)據(jù) CPU可直接訪問內(nèi)存并與其交換信息可直接訪問內(nèi)存并與其交換信息 容量小，但存取速度快容量小，但存取速度快外存：主機(jī)外部的存儲(chǔ)器外存：主機(jī)外部的存儲(chǔ)器 用來(lái)存放當(dāng)前不用的程序和數(shù)據(jù)用來(lái)存放當(dāng)前不用的程序和數(shù)據(jù) CPU不能對(duì)它直接訪問不能對(duì)它直接訪問 容量大，但存取速度慢容量大，但存取速度慢存儲(chǔ)介質(zhì)：半導(dǎo)體，磁性材料，光盤存儲(chǔ)介質(zhì)：半導(dǎo)體，磁性材料，光盤半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)由能夠

3、表示二進(jìn)制數(shù)“0和和“1的、具的、具有記憶功能的一些物理器件組成有記憶功能的一些物理器件組成能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)存儲(chǔ)元存儲(chǔ)元若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元內(nèi)存儲(chǔ)器的分類內(nèi)存儲(chǔ)器的分類內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAMRAM）只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM）靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAMSRAM）動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器DRAMDRAM）掩模掩模ROMROM一次性可寫一次性可寫ROMROMEPROMEPROMEEPROMEEPROM主要技術(shù)指標(biāo)主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)容量每芯片的存儲(chǔ)容量每芯片的存儲(chǔ)容量存取時(shí)間和存取周

4、期存取時(shí)間和存取周期平均故障間隔時(shí)間平均故障間隔時(shí)間MTBFMTBF）（可靠性）（可靠性）功耗功耗 CPU CPU讀寫存儲(chǔ)器的時(shí)間必須大于存讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間儲(chǔ)芯片的額定存取時(shí)間5.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(MOS型型)要求掌握：要求掌握：SRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)5.2.1 靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAM存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定定p199典型的典型的SRAM芯片芯片6264 8K828根引腳根引腳 P2006264芯

5、片的主要引線芯片的主要引線(28=13+8+4+3)地址線：地址線：A0A12數(shù)據(jù)線：數(shù)據(jù)線：D0D7輸出允許信號(hào)：輸出允許信號(hào)：OE寫允許信號(hào)：寫允許信號(hào)：WE選片信號(hào)：選片信號(hào)：CS1，CS2213=23 2108 bitCPU讀讀CPU寫寫同時(shí)有效時(shí)選中同時(shí)有效時(shí)選中接接AB的低的低13位位由由AB的高位地的高位地址和控制信號(hào)址和控制信號(hào)譯碼產(chǎn)生譯碼產(chǎn)生6264的工作過程的工作過程讀操作與寫操作讀操作與寫操作寫操作的工作時(shí)序?qū)懖僮鞯墓ぷ鲿r(shí)序 P201WECS1CS2OED0D7001寫入寫入1010讀出讀出00高阻高阻11106264芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接D0D7A0A12WE

6、OECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地址信號(hào)D0D780888088系系統(tǒng)統(tǒng)BUSBUSSRAM 6264譯碼電路譯碼電路譯碼電路譯碼電路將輸入的一組二進(jìn)制編碼變換為將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)一個(gè)特定的輸出信號(hào)6264譯碼譯碼用于選中某一個(gè)存儲(chǔ)器芯片，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。全地址譯碼與部分地址譯碼全地址譯碼與部分地址譯碼全地址譯碼全地址譯碼用全部的高位地址信號(hào)作為譯碼信號(hào)，使得用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)惟一的存儲(chǔ)器芯片的每

7、一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址內(nèi)存地址全地址譯碼的連接全地址譯碼的連接所接芯片的地址范圍所接芯片的地址范圍 F0000HF1FFFHA19A18A17A16A15A14A13&16264CS1P203 圖圖5-5 , 5-7部分地址譯碼部分地址譯碼用部分高位地址信號(hào)而不是全部作為譯碼信用部分高位地址信號(hào)而不是全部作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍址范圍下例使用高下例使用高6位地址作為譯碼信號(hào)，從而使被選中位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址

8、都指向同一個(gè)單元都指向同一個(gè)單元優(yōu)點(diǎn)優(yōu)點(diǎn): 譯碼器的構(gòu)成簡(jiǎn)單譯碼器的構(gòu)成簡(jiǎn)單缺點(diǎn)缺點(diǎn):減小了總的存儲(chǔ)空間減小了總的存儲(chǔ)空間部分地址譯碼的連接部分地址譯碼的連接兩組地址：兩組地址： F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13&16264CS1應(yīng)用舉例應(yīng)用舉例將將SRAM 6264芯片與系統(tǒng)連接，使其地址芯片與系統(tǒng)連接，使其地址范圍為：范圍為：38000H39FFFH使用使用74LS138譯碼器構(gòu)成譯碼電路譯碼器構(gòu)成譯碼電路A,B,C端端: A19A13之三之三G1端端: MEMW與與MEMR的與非的與非G2B與與G2A: 剩余的高端剩余的高端根

9、據(jù)要求確定根據(jù)要求確定A,B,C, G2B與與G2A端的高地端的高地址信號(hào)址信號(hào)D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY05.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電電(放電放電)現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新芯片需要定時(shí)刷新!典型典型DRAM芯片芯片2164A2164A：64K1bit采用行地址和列地址來(lái)確定一個(gè)單元采用行地址和列地址來(lái)確定一個(gè)單

10、元行列地址分時(shí)傳送，行列地址分時(shí)傳送， 共用一組地址信號(hào)線共用一組地址信號(hào)線地址信號(hào)線的數(shù)量?jī)H地址信號(hào)線的數(shù)量?jī)H 為同等容量為同等容量SRAM芯芯 片的一半片的一半主要引線主要引線RAS：行地址選通信號(hào)。用于鎖存行地址：行地址選通信號(hào)。用于鎖存行地址CAS：列地址選通信號(hào)。用于鎖存列地址：列地址選通信號(hào)。用于鎖存列地址地址總線上先送行地址，后送列地址，它們分地址總線上先送行地址，后送列地址，它們分別在別在RAS和和CAS有效期間被鎖存在鎖存器中有效期間被鎖存在鎖存器中DIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出：數(shù)據(jù)輸出WE=O 數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1 數(shù)據(jù)讀出數(shù)據(jù)讀出WE：寫允許信號(hào)：寫允

11、許信號(hào)工作原理工作原理數(shù)據(jù)讀出數(shù)據(jù)讀出數(shù)據(jù)寫入數(shù)據(jù)寫入刷新刷新:將存放于每位中的信息讀出再照原樣將存放于每位中的信息讀出再照原樣寫入原單元的過程寫入原單元的過程刷新刷新工作時(shí)序工作時(shí)序 p208p209 2164A在系統(tǒng)中的連接在系統(tǒng)中的連接 p210 圖圖5-185.2.3 存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍任一時(shí)刻僅有一片或一組被選中。任一時(shí)刻僅有一片或一組被選中。存儲(chǔ)容量的位擴(kuò)展存儲(chǔ)容量的位擴(kuò)展存儲(chǔ)器的存儲(chǔ)容量存儲(chǔ)器的存儲(chǔ)容量 單

12、元數(shù)每單元的位數(shù)單元數(shù)每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展字節(jié)數(shù)字節(jié)數(shù)字長(zhǎng)字長(zhǎng)例例5-3 位擴(kuò)展位擴(kuò)展用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲(chǔ)器存儲(chǔ)器LS158ABA0A7A8A152164A2164A2164ADBD0D1D7A0A7LS158LS158位擴(kuò)展方法位擴(kuò)展方法將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出引出位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加存儲(chǔ)器的單元數(shù)不變，位數(shù)增加存儲(chǔ)容量的字?jǐn)U展存儲(chǔ)容量的字?jǐn)U展地址空間的擴(kuò)展

13、。芯片每個(gè)單元中的字長(zhǎng)滿地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)小于所需內(nèi)存容量足，但單元數(shù)小于所需內(nèi)存容量擴(kuò)展原則：擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍同的地址范圍例例5-4 字?jǐn)U展字?jǐn)U展用兩片用兩片64K8位的位的SRAM芯片構(gòu)芯片構(gòu)成容量為成容量為128KB的存儲(chǔ)器的存儲(chǔ)器連接連接 P213 圖圖5-22計(jì)算兩芯片的地址范圍計(jì)算兩芯片的地址范圍存儲(chǔ)容量的字位擴(kuò)展存儲(chǔ)容量的字位擴(kuò)展若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)成容，要構(gòu)

14、成容量為量為M N的存儲(chǔ)器，需要的芯片數(shù)為：的存儲(chǔ)器，需要的芯片數(shù)為： （M / L） （N / K）進(jìn)行位擴(kuò)展進(jìn)行位擴(kuò)展(多片并連多片并連)以滿足字長(zhǎng)要求的以滿足字長(zhǎng)要求的“存儲(chǔ)模塊存儲(chǔ)模塊”對(duì)對(duì)“存儲(chǔ)模塊進(jìn)行字?jǐn)U展以滿足容量要存儲(chǔ)模塊進(jìn)行字?jǐn)U展以滿足容量要求求例例5-5 字位擴(kuò)展字位擴(kuò)展用用2164芯片構(gòu)成芯片構(gòu)成128KB的內(nèi)存的內(nèi)存2164: 64K 1所需芯片數(shù)所需芯片數(shù): 16片片所需地址線根數(shù)所需地址線根數(shù): 217 =12816根地址線根地址線2選選1到到2164的地址線上進(jìn)行片的地址線上進(jìn)行片內(nèi)尋址內(nèi)尋址: 28 28 =64K1根地址線作為片選根地址線作為片選5.3 只讀存

15、儲(chǔ)器只讀存儲(chǔ)器ROM）掩模掩模ROMROM一次性可寫一次性可寫ROMROM可讀寫可讀寫ROMROM分分 類類EPROMEPROM紫外線擦除）紫外線擦除）EEPROMEEPROM電擦除）電擦除）5.3.1 EPROM特點(diǎn)：特點(diǎn)：可多次編程寫入可多次編程寫入掉電后內(nèi)容不丟失掉電后內(nèi)容不丟失內(nèi)容的擦除需用紫外線擦除器內(nèi)容的擦除需用紫外線擦除器EPROM 27648K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完全完全兼容：兼容：地址信號(hào)：地址信號(hào)：A0 A12數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7輸出信號(hào)：輸出信號(hào)：OE片選信號(hào)：片選信號(hào)：CE編程脈沖輸入：編程脈沖輸入：PGMP2142764的工

16、作方式的工作方式每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)擦除后的芯片每個(gè)單元擦除后的芯片每個(gè)單元: FFH有錯(cuò)則全部擦掉重寫有錯(cuò)則全部擦掉重寫數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式5.3.2 EEPROM特點(diǎn)：特點(diǎn)：可在線編程寫入可在線編程寫入掉電后內(nèi)容不丟失掉電后內(nèi)容不丟失電可擦除電可擦除典型典型EEPROM芯片芯片98C64A8K8bit芯片芯片13根地址線根地址線A0 A12）8位數(shù)據(jù)線位數(shù)據(jù)線D0 D7）輸出允許信號(hào)輸出允許信號(hào)OE）寫允許信號(hào)寫允許信號(hào)WE）選片信號(hào)選片信號(hào)CE）狀態(tài)輸出端狀態(tài)輸出端

17、READY/BUSY）工作方式工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除字節(jié)寫入：每一次字節(jié)寫入：每一次BUSYBUSY正脈沖寫正脈沖寫 入一個(gè)字節(jié)入一個(gè)字節(jié)自動(dòng)頁(yè)寫入：每一次自動(dòng)頁(yè)寫入：每一次BUSYBUSY正脈寫正脈寫 入一頁(yè)入一頁(yè)1 321 32字節(jié)字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片5.3.3 閃速閃速EEPROM特點(diǎn)：特點(diǎn)：通過向內(nèi)部狀態(tài)寄存器寫入命令的方法來(lái)控通過向內(nèi)部狀態(tài)寄存器寫入命令的方法來(lái)控制芯片的工作方式制芯片的工作方式對(duì)芯片所有的操作都要先向狀態(tài)寄存器寫入對(duì)芯片所有的操作都要先向狀態(tài)寄存器寫入命令命令工作

18、方式工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入：擦除擦除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起5.4 高速緩存高速緩存Cache)理解：理解：Cache的基本概念的基本概念基本工作原理基本工作原理命中率命中率Cache的分級(jí)體系結(jié)構(gòu)的分級(jí)體系結(jié)構(gòu)Cache的基本概念的基本概念由于由于CPU與主存之間在執(zhí)行速度上存在與主存之間在執(zhí)行速度上存在較大的差異，為提高較大的差異，為提高CPU的效率，并考的效率，并考慮到價(jià)格因素，基于程序的局部性原理，慮到價(jià)格因素，基于程序的局部性原理，在在CPU與主存之間增加的高速緩沖存儲(chǔ)與主存之間增加的高速緩沖存儲(chǔ)器器Cache技術(shù)技術(shù)5.4.1 Cache的工作原理的工作原理CPUCache主主 存存DBCache的命中率的命中率CPU讀取指令或數(shù)據(jù)時(shí)首先在讀取指令或數(shù)據(jù)時(shí)首先在Cache中找，中找，若找到則若找到則“命中命中”，否則為，否則為“不命中不命中”。Cache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1128命中率影響系統(tǒng)的平均存取速度命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度= Cache存取