1、2010年全國研究生入學(xué)統(tǒng)一考試計算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合一、選擇題12. 下列選項(xiàng)中，能縮短程序執(zhí)行時間的措施是（D）I 提高CPU時鐘頻率，II優(yōu)化數(shù)據(jù)通過結(jié)構(gòu)，III對程序進(jìn)行編譯優(yōu)化A：僅I和II     B：僅I和III     C：僅II和III     D：I，II，III【解析】本題考查計算機(jī)性能指標(biāo)。I.CPU的時鐘頻率，也就是CPU主頻率，一般說來，一個時鐘周期內(nèi)完成的指令數(shù)是固定的，所以主頻越高，CPU的速度也就快，程序的執(zhí)行時間就越短。II.數(shù)字系統(tǒng)中，各

2、個子系統(tǒng)通過數(shù)據(jù)總線連接形成的數(shù)據(jù)傳送路徑稱為數(shù)據(jù)通路。優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，可以有效提高計算機(jī)系統(tǒng)的吞吐量，從而加快程序的執(zhí)行。III.計算機(jī)程序需要先轉(zhuǎn)化成機(jī)器指令序列才能最終得到執(zhí)行，編譯優(yōu)化得到更優(yōu)的指令序列，從而使得程序的執(zhí)行時間也越短。13. 假定有4個整數(shù)用8位補(bǔ)碼分別表示r1=FEH ,r2=F2H ,r3=90H,r4=F8H,若將運(yùn)算結(jié)果存放在一個8位的寄存器中，則下列運(yùn)算會發(fā)生溢出的是（B）A： r1*r2     B ：r2*r3     C：r1*r4   

3、60; D：r2*r4【解析】本題考查定點(diǎn)數(shù)的運(yùn)算。用補(bǔ)碼表示時8位寄存器所能表示的整數(shù)范圍為-128+127。r1 = -2，r2 = -7，r3 = -112， r4 = -8，r2×r3 = 784，結(jié)果溢出。14. 假定變量I, f, d數(shù)據(jù)類型分別為int, float和double(int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示)，已知i=785,f=1.5678,d=1.5若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真是（C）（I）f=(int)(float)I      (

4、II)f=(float)(int)f     (III)f=(float)(double)     (IV)=(d+f)-d=fA：僅I和II    B：僅I和III    C：僅II和III    D：僅III和IV【正確選項(xiàng)】 B【解析】本題考查數(shù)據(jù)的表示與運(yùn)算。15. 假定用若干個2k*4位芯片組成一個8*8位存儲器，則地址0B1FH所在芯片的最小地址是（D）A：0000H    

5、 B：0600H     C： 0700H     D：0800H 【解析】本題考查存儲器的組成和設(shè)計。用2K×4位的芯片組成一個8K×8位存儲器，每行中所需芯片數(shù)為2，每列中所需芯片數(shù)為4，各行芯片的地址分配為：第一行（2個芯片并聯(lián)） 0000H07FFH第二行（2個芯片并聯(lián)） 0800H0FFFH第三行（2個芯片并聯(lián)） 1000H17FFH第四行（2個芯片并聯(lián)） 1800H1FFFH于是地址0B1FH所在芯片的最小地址即為0800H，正確選項(xiàng)為D。16. 下列有關(guān)RAM和ROM的敘述中，正確

6、的是（A）I、 RAM是易失性存儲器，ROM是非易失性存儲器II、 RAM和ROM都是采用隨機(jī)存取的方式進(jìn)行信息訪問III、RAM和ROM都可用作CacheIV、RAM和ROM都需要進(jìn)行刷新A：僅I和II  B：僅II和III   C：僅I,II，III   D：僅II，III，IV【解析】本題考查半導(dǎo)體隨機(jī)存取存儲器。17. 下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（D）A：TLB未命中，Cache未命中，Page未命中B：TLB未命中，Cache命中，Page命中C：TLB命中，Cache未命中，Page命中D：TLB命中，Cac

7、he命中，Page未命中【解析】本題考查Cache和TLB（快表）。Cache中存放的是主存快的副本，Cache命中，主存必然命中；TLB中存放的是頁表的副本，TLB命中，主存也必然命中。因此不可能發(fā)生的是D。18. 下列存儲器中，匯編語言程序員可見的是（B）A：存儲器地址寄存器（MAR）  B：程序計數(shù)器（PC）C：存儲器數(shù)據(jù)寄存器（MDR）  D：指令寄存器（IR）【解析】本題考查CPU的基本結(jié)構(gòu)。匯編程序員可以通過指定待執(zhí)行指令的地址來設(shè)置PC的值，而IR，MAR，MDR是CPU的內(nèi)部工作寄存器，對程序員不可見。19. 下列不會引起指令流水阻塞的是（A）A：數(shù)據(jù)旁路&

8、#160;   B：數(shù)據(jù)相關(guān)    C：條件轉(zhuǎn)移   D：資源沖突【解析】本題考查指令流水線的基本概念。有三種相關(guān)可能引起指令流水線阻塞：1. 結(jié)構(gòu)相關(guān)，又稱資源相關(guān)；2. 數(shù)據(jù)相關(guān)；3. 控制相關(guān)，主要由轉(zhuǎn)移指令引起。數(shù)據(jù)旁路技術(shù)，又稱為定向技術(shù)或相關(guān)專用通路技術(shù)。其只要思想是不必待某條指令的執(zhí)行結(jié)果送回到寄存器后，再從寄存器中取出該結(jié)果，作為下一條指令的源操作數(shù)，而是直接將執(zhí)行結(jié)果送到其他指令所需要的地方，這樣可以使流水線不發(fā)生停頓。20. 下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（D）A：PCI、CRT、USB、EISA&

9、#160;  B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、MIPS   D：ISA、EISA、PCI、PCI-Express【解析】本題考查總線標(biāo)準(zhǔn)。21. 單級中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（A）I、保護(hù)現(xiàn)場  II、開中斷  III、關(guān)中斷  IV、保存斷點(diǎn)V、中斷事件處理   VI、恢復(fù)現(xiàn)場   VII、中斷返回A：I、V、VI、II、VIIB：III、I、V、VIIC：III、IV、V、VI、VIID：IV、I、V、VI、VII【解析】本題考查中斷處理過程。單

10、級中斷系統(tǒng)中，不允許中斷嵌套。中斷的處理過程為：1. 關(guān)中斷；2. 保存斷點(diǎn)；3. 識別中斷源；4. 保存現(xiàn)場；5. 中斷事件處理；6. 恢復(fù)現(xiàn)場；7. 開中斷；8. 中斷返回。其中，13步由硬件完成，48由中斷服務(wù)程序完成，正確選項(xiàng)為A。22. 假定一臺計算機(jī)的顯示存儲器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600*1200，顏色深度為24位，幀頻為85Hz，顯示總帶寬的50% 用來刷新屏幕，則需要的顯存總帶寬至少約為（D）A ：245 MbpsB：979 MbpsC：1958 MbpsD：7834Mbps【解析】本題考查顯示器相關(guān)概念。刷新所需帶寬 = 分辨率×色深×

11、幀頻 = 1600×1200×24b×85HZ = 3916.8Mbps，顯存總帶寬的50%用來刷屏，于是需要的顯存總帶寬為3916.8/0.5 = 7833.6Mbps 7834Mbps。二、綜合題43. (11分) 某計算機(jī)字節(jié)長為16位,主存地址空間大小為128KB,按字編址.采用單字長指令格式,指令名字段定義如下： 15 12 11 6 5 0OPMSRSMdRd源操作數(shù) 目的操作數(shù)轉(zhuǎn)移指令采用相對尋址,相對偏移是用補(bǔ)碼表示,尋址方式定義如下:Ms/Md尋址方式助記符含義000B寄存器直接Rn操作數(shù)=(Rn)001B寄存器間接(Rn)操作數(shù)=(Rn)010

12、B寄存器間接、自增(Rn)+操作數(shù)=(Rn),(Rn)+1->Rn011B相對D(Rn)轉(zhuǎn)移目標(biāo)地址=(PC)+(Rn)注:(X)表示有存儲地址X或寄存器X的內(nèi)容,請回答下列問題:(1)該指令系統(tǒng)最多可有多少指令?該計算機(jī)最多有多少個通用寄存器?存儲地址寄存器(MAR)和存儲數(shù)據(jù)寄存器(MDR)至少各需多少位?(2)轉(zhuǎn)移指令的目標(biāo)地址范圍是多少?(3) 若操作碼0010B表示加法操作(助記符為add),寄存器R4和R5的編號分別為100B和101B,R4的內(nèi)容為1234H,R5的內(nèi)容為5678H,地址1234H中的內(nèi)容為5678H,5678H中的內(nèi)容為1234H,則匯編語言為add(R4

13、),(R5)+ (逗號前為源操作符,逗號后目的操作數(shù))對應(yīng)的機(jī)器碼是什么(用十六進(jìn)制)?該指令執(zhí)行后,哪些寄存器和存儲單元的內(nèi)容會改變？改變后的內(nèi)容是什么?【解答】（1）指令操作碼占4 位，則該指令系統(tǒng)最多可以有24 =16條指令；指令操作數(shù)占6位，尋址方式占3位，于是寄存器編號占3 位，該計算機(jī)最多可以有23=8個通用寄存器；主存容量128KB，按字編址，計算機(jī)字長為16位，劃分為128KB/2B = 216 個存儲單元，故MDR 和MAR 至少各需16 位；（2）PC和Rn可表示的地址范圍均為0 216 -1，而主存地址空間為216，故轉(zhuǎn)移指令的目標(biāo)地址范圍是0 216 -1。尋址的目標(biāo)地

14、址范圍是64K。（3）匯編語句add（R4），（ R5）+對應(yīng)的機(jī)器碼為0010 0011 0001 0101B = 2315H；該指令執(zhí)行后，累加寄存器ACC、寄存器R5、地址為1234H 的存儲單元的內(nèi)容會改變，改變后的內(nèi)容分別為：（ACC）= （ R4） +（ R5） = 5678H+1234H = 68ACH；（R5）=（R5）+1 = 5678H+1H = 5679H；（5678H）=（ACC）= 68ACH。（3）該指令執(zhí)行后R5的內(nèi)容變?yōu)?679H，地址5678H的內(nèi)容變?yōu)?8AC。44. (12分) 某計算機(jī)的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和數(shù)據(jù)Cac

15、he分離,均有8個Cache行,每個Cache行大小為64B,數(shù)據(jù)Cache采用直接映射方式,現(xiàn)有兩個功能相同的程序A和B,其偽代碼如下:程序A:int a256256;.int sum_array1() int i, j, sum = 0; for (i = 0; i < 256; i+) for (j= 0; j < 256; j+) sum += aij; return sum;程序B:int a256256;.int sum_array2() int i, j, sum = 0; for (j = 0; j < 256; j+) for (i= 0; i < 2

16、56; i+) sum += aij; return sum;假定int類型數(shù)據(jù)用32位補(bǔ)碼表示,程序編譯時i,j,sum均分配在寄存器中,數(shù)組a按行優(yōu)先方式存放,其地址為320(十進(jìn)制).請回答,要求說明理由或給出計算過程. (1)若不考慮用于Cache一致維護(hù)和替換算法的控制位,則數(shù)據(jù)Cache的總?cè)萘繛槎嗌? (2)數(shù)組元素a031和a11各自所在的主存塊對應(yīng)的Cache行號分別是多少(Cache行號從0開始) (3)程序A和B得數(shù)據(jù)訪問命中率各是多少?哪個程序的執(zhí)行時間短?【解答】（1）數(shù)據(jù)Cache 有8個Cache 行，每個Cache 行大小為64B，若不考慮用于Cache一致性維

17、護(hù)和替換算法的控制位，則數(shù)據(jù)Cache 的總?cè)萘繛?×64B = 512B。（2）數(shù)據(jù)Cache容量為512B，Cache地址為9位；有8個Cache行，塊地址為3位；塊的大小為64B，塊內(nèi)地址為6位；主存容量為256MB，按字節(jié)編址，256MB = 228B，主存地址為28 位，快標(biāo)記為19 位，采用直接映射方式，主存和Cache 的地址格式分別為：數(shù)組按行優(yōu)先方式存放，首地址為320，數(shù)組元素占四個字節(jié)，可知a031的地址為320+31×4 = 444 = 1 1011 1100B，可知其所在的主存塊對應(yīng)的Cache 行號為110B=6；a11的地址為320+（256+1）×4 = 1348 = 101 0100 0100B，可知其所在的主存塊對應(yīng)的Cache 行號為101B = 5。（3）數(shù)組a存放的數(shù)據(jù)量為256