1、 畢業(yè)設計說明書利用FIFO的高速數(shù)據(jù)采集系統(tǒng)設計吳軒昂0701054329機電工程學院學生： 學號：探測制導與控制技術學 院：王利專 業(yè)：指導教師：2011 年 5 月利用FIFO的高速數(shù)據(jù)采集系統(tǒng)設計摘要高速數(shù)據(jù)采集存儲技術在通信、航天、氣象等領域中有廣泛的應用。隨著各領域的不斷發(fā)展，對數(shù)據(jù)采集的速率與容量要求越來越高。高速數(shù)據(jù)采集主要包括數(shù)據(jù)接收與存儲、串口總線應用、程序驅(qū)動等，實時、高速、連續(xù)、大量地采集存儲數(shù)據(jù)。尋找一種使用方便的A/D轉(zhuǎn)換器件，通過簡單FIFO電路在單片機的控制下得到性能優(yōu)良的高速數(shù)據(jù)采集系統(tǒng)，是本次設計的目標。本文介紹了本項研究目標與總體現(xiàn)狀，在國民經(jīng)濟中的實用價

2、值。正文部分給出了系統(tǒng)設計中利用單片機控制下的FIFO電路的必要的理論分析與實驗裝置。最后總結(jié)了本次的設計工作，指出進一步研究的方向。關鍵詞：高速數(shù)據(jù)采集，A/D轉(zhuǎn)換，F(xiàn)IFO，單片機High-speed Data Acquisition &Storage System using FIFOAbstractHigh-speed data acquisition & storage systems is widely used in many fields such as communication，navigation and meteorologyAs the develop

3、ing of the science technology in many fields，data storage systems of high-speed and large capacity have been increasingly focusedHigh-speed data acquisition & storage systems involves lots of key technologies such as data acquisition and storage，computerbus application and driver programming，wit

4、h many critical issues such as high-speed，real-time, large capacity and continuationDesigning a high performance high-speed data acquisition system using A/D conversion chip and easy FIFO-circuit under controlof a microcontrolleris the target of this designThe purpose , the situation of current data

5、 acquisition field , and its value in our social economy is discussedIn the main passage, the necessary way by using a FIFO with a microcontroller to analysis and testing is given. The general work of this paper is summarized, and the further research direction is pointed out at lastKeywords：High-sp

6、eed data acquisition & storage，A/D conversion，F(xiàn)IFO，microcontroller49 / 55目 錄1 引言11.1 研究背景與意義11.2 研究與發(fā)展現(xiàn)狀22 設計原理與基本思想32.1 硬件原理32.2 軟件原理43 模數(shù)轉(zhuǎn)換模塊設計53.1 ADC簡介53.2 ADC的分類53.3 ADC的主要技術指標63.4 采樣原理73.4.1 Nyquist 采樣定理73.4.2 帶通采樣定理73.5 ADC的選型83.5.1 選型參數(shù)93.5.2 選擇ADC93.6 高速AD轉(zhuǎn)換器TLC5510103.6.1 概述103.6.2 引腳說

7、明103.6.3 部結(jié)構(gòu)123.6.4 工作過程123.6.5 外圍電路144 FIFO緩沖模塊設計174.1 FIFO存儲器簡介174.2 FIFO的選型174.2.1 FIFO的一些重要參數(shù)184.2.2 選擇型號184.3 FIFO存儲器AL422B184.3.1 概述184.3.2 引腳說明194.3.3 使用方法204.3.4 應用圍254.4.5 注意事項254.4.6 接口電路255 串口模塊設計285.1 串行通信基本知識285.1.1 異步通信285.1.2 MCS-51串行口的結(jié)構(gòu)285.2 89C51串行口的4種工作方式295.2.1 4種工作方式295.2.2 波特率的

8、設定315.3 89C51與PC機間通信325.3.1 MAX232芯片簡介325.3.2 MAX232接口電路336 軟件模塊設計356.1 TLC5510程序設計356.2 AL422B程序設計356.3 串口程序設計367 實驗與其結(jié)果377.1 硬件系統(tǒng)連接377.2 實驗調(diào)試過程397.2.1 TLC5510模塊實驗407.2.2 AL422B模塊實驗417.3 系統(tǒng)實驗結(jié)果438 結(jié)論45附錄1 系統(tǒng)C語言程序46參考文獻50致511 引言1.1 研究背景與意義隨著計算機的廣泛應用與微電子學的高速發(fā)展，數(shù)字系統(tǒng)已廣泛應用于國民經(jīng)濟、國防建設與科學實踐等各個領域。與模擬系統(tǒng)相比，數(shù)字

9、系統(tǒng)精度高、穩(wěn)定性好，但是只能處理離散數(shù)字信號。而大部分傳感器輸出的仍是電壓、電流等模擬信號，因而需要將其轉(zhuǎn)換為便于處理、存儲的數(shù)字信號。數(shù)據(jù)采集系統(tǒng)便應運而生。數(shù)據(jù)采集是指將溫度、壓力、位移、流量等模擬信號轉(zhuǎn)換、采集成數(shù)字信號后，由計算機存儲、處理、顯示的過程。相應的系統(tǒng)就稱為數(shù)據(jù)采集系統(tǒng)。數(shù)據(jù)采集技術是當今信息科學一個重要的分支，它與接感器技術、信號處理技術、計算機技術共同構(gòu)成了現(xiàn)代檢測技術的基礎。它在信號處理系統(tǒng)中也占有著重要地位，它是聯(lián)系著前端與后端的橋梁，數(shù)據(jù)采集摸塊的精度、穩(wěn)定性與速度將會直接影響到整個系絞的性能。所以數(shù)據(jù)采集系統(tǒng)主要任務具體說是，采集傳感器輸出的模擬號并轉(zhuǎn)換成計算

10、機能識別的數(shù)字量，送入計算機，根據(jù)不同需要而由計算機進行相應計算與處理，得到所需的數(shù)據(jù)，同時將得到的數(shù)據(jù)顯示或進行打印，以實現(xiàn)對某些物理量的監(jiān)視。隨著科技與信息技術不斷發(fā)展，使得信息的采集、傳輸與存儲的速度不斷提高，存儲的容量不斷增大。在氣象、雷達、天氣預報、航天航空和通信等多個領域，都要求的數(shù)據(jù)存儲的實時性強、速率高、穩(wěn)定性好，所以高速大容量數(shù)據(jù)存儲系統(tǒng)前景廣闊。目前的數(shù)據(jù)存儲系統(tǒng)多數(shù)還是只是基于傳統(tǒng)PC結(jié)構(gòu)，而這種結(jié)構(gòu)在存儲容量的擴展性、存儲的速度、可靠性、容錯性方面都還有很大的不足。對于許多的行業(yè)，傳統(tǒng)的設備已經(jīng)無法滿足需求。而一些高端領域中基于服務器的磁盤陣列等等的數(shù)據(jù)存儲，主要應用在

11、電信、金融等民用領域，存儲的速率雖然較高，價格卻也是極其高昂的。1.2 研究與發(fā)展現(xiàn)狀現(xiàn)在常用的采集方式是通過數(shù)據(jù)采集板卡實現(xiàn)數(shù)據(jù)采集，該實現(xiàn)方法通常適用于規(guī)模較復雜的采樣控制場合。對于一般的場合通常采用功能比較單一的儀器設備，即時采集顯示，再通過經(jīng)驗或做數(shù)字信號處理進行分析。采用板卡方式的數(shù)據(jù)采集系統(tǒng)不僅安裝麻煩、易受機箱環(huán)境的干擾，而且容易受計算機插槽數(shù)量和地址、中斷資源的限制。這些采集系統(tǒng)，一般結(jié)構(gòu)比較復雜，成本較高。數(shù)據(jù)采集卡發(fā)展到現(xiàn)在，已經(jīng)在速度和接口方式上有了很大的改進，市場上速度已經(jīng)突破了500MHz，接口方式也已拓展到ISA、PCI、USB、PXI等多種接口。目前國市場主要由國

12、外公司主導，高速采集卡方面尤為如此。市場上的此類產(chǎn)品多出自NEFF、IOTECH、IN、HP、TEK、ZONIC和VMIC等知名外國公司。國公司的產(chǎn)品與國外的有很大差距。目前在工業(yè)生產(chǎn)和科學研究的各行業(yè)中，絕大多數(shù)還是利用PC或工控機對各種數(shù)據(jù)進行采集，如液位、溫度、壓力、頻率等。其中一般都采用單片機，而單片機已從4位、8位、16位在向32位發(fā)展，對大多數(shù)場合來說已經(jīng)能滿足要求了，因為單片機也有許多優(yōu)點，如價格比較低廉、結(jié)構(gòu)簡單、接口擴展能力強，但有個很明顯的缺點就是數(shù)字運算能力差，在一些要求對信號的數(shù)字處理比較復雜的領域，就顯得力不從心了。2 設計原理與基本思想2.1 硬件原理目前數(shù)據(jù)采集系

13、統(tǒng)結(jié)構(gòu)有兩種：微機型數(shù)據(jù)采集系統(tǒng)和集散型數(shù)據(jù)采集系統(tǒng)。微機型數(shù)據(jù)采集系統(tǒng)系統(tǒng)結(jié)構(gòu)框圖如圖2-1所示。由圖知，主要由傳感器、模擬多路開關、程控放大器、采樣/保持器、A/D轉(zhuǎn)換器、計算機與外設等部分組成：圖2-1 微機型計算機數(shù)據(jù)采集框圖本次畢業(yè)設計的任務與要利用單片機與緩存FIFO實現(xiàn)高速數(shù)據(jù)采集，且數(shù)據(jù)采集速率不低于100KBS，屬于微機型數(shù)據(jù)采集系統(tǒng)。由上圖的原理可知，一個數(shù)據(jù)采集系統(tǒng)必須擁有的模塊，就是模數(shù)轉(zhuǎn)換模塊、數(shù)據(jù)傳輸模塊、數(shù)據(jù)存儲模塊與控制電路部分。而對于一個高速數(shù)據(jù)的采集，則對采集系統(tǒng)的性能提出了更高的要求。首先，模數(shù)轉(zhuǎn)換模塊必須要適應高速輸入下的實時轉(zhuǎn)換，采樣速率要高，轉(zhuǎn)換速率

14、要快，并且要有工作在高頻信號中的抗干擾能力；其次，為解決普通非易性存儲器的寫入速率低與數(shù)據(jù)采樣速率高的不匹配問題，需要在兩者之間加入一個容量足夠大的緩沖裝置，此緩沖裝置要求能以高速率不斷寫入，并以可控制的速率寫出，自身容量足以使采集的信號完整而不失真。綜合本次畢業(yè)設計給出的要求，和上述基本原理框架，則可設計出本人的原理結(jié)構(gòu)如圖2-2：圖2-2 原理框圖2.2 軟件原理由于要使用單片機的控制信息來維持系統(tǒng)的正常運行，所以對單片機的編程成了軟件部分設計的主要工作容。在Keil中使用C語言編寫程序，通過編譯后產(chǎn)生.HEX文件，再通過STC_ISP軟件下載到單片機中，使單片機隨固定的程序運行，發(fā)揮信號

15、控制作用。系統(tǒng)使用單片機實現(xiàn)對高速ADC的工作與FIFO的讀寫進行時序控制，為了演示信號，有單片機直接將FIFO中數(shù)據(jù)一邊讀取，一邊通過串口直接傳送至PC，通過PC端串口調(diào)試助手軟件的人機界面顯示數(shù)據(jù)，并存入指定位置的.TXT文件中。3 模數(shù)轉(zhuǎn)換模塊設計模數(shù)轉(zhuǎn)換模塊，是數(shù)據(jù)采集系統(tǒng)的基礎與前提部分。正是有了模數(shù)轉(zhuǎn)換部分，形形色色的模擬量世界才能得以變成在工業(yè)上機器（計算機）所能識別的數(shù)字量，也正是如此，當今日新月異的電子科學才有了在生活中的廣泛應用。模數(shù)轉(zhuǎn)換模塊的設計，主要就是模數(shù)轉(zhuǎn)換器，即ADC芯片的選用與設計。3.1 ADC簡介模數(shù)轉(zhuǎn)換過程包括量化和編碼。量化是將模擬信號量程分成許多離散量

16、級，并確定輸入信號所屬的量級。編碼是對每一量級分配唯一的數(shù)字碼，并確定與輸入信號相對應的代碼。模數(shù)轉(zhuǎn)換的方法很多，從轉(zhuǎn)換原理來分可分為直接法和間接法兩大類。直接法是直接將電壓轉(zhuǎn)換成數(shù)字量。它用數(shù)模網(wǎng)絡輸出的一套基準電壓，從高位起逐位與被測電壓反復比較，直到二者達到或接近平衡。這種直接逐位比較型（又稱反饋比較型）轉(zhuǎn)換器是一種高速的數(shù)模轉(zhuǎn)換電路，轉(zhuǎn)換精度很高，但對干擾的抑制能力較差，常用提高數(shù)據(jù)放大器性能的方法來彌補。它在計算機接口電路中用得最普遍。間接法不將電壓直接轉(zhuǎn)換成數(shù)字，而是首先轉(zhuǎn)換成某一中間量,再由中間量轉(zhuǎn)換成數(shù)字。常用的有電壓-時間間隔(V/T)型和電壓-頻率(V/F)型兩種，其中電壓

17、-時間間隔型中的雙斜率法（又稱雙積分法）用得較為普遍。3.2 ADC的分類下面簡要介紹常用的幾種類型的ADC：（1） 積分型（如TLC7135）（2） 逐次比較型（如TLC0831）（3） 并行比較型/串并行比較型（如TLC5510）并行比較型AD采用多個比較器，僅作一次比較而實行轉(zhuǎn)換，又稱Flash(快速)型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個比較器，因此電路規(guī)模也極大，價格也高，只適用于視頻AD轉(zhuǎn)換器等速度特別高的領域。串并行比較型AD結(jié)構(gòu)上介于并行型和逐次比較型之間，最典型的是由2個n/2位的并行型AD轉(zhuǎn)換器配合DA轉(zhuǎn)換器組成，用兩次比較實行轉(zhuǎn)換，所以稱為 Half flash(

18、半快速)型。還有分成三步或多步實現(xiàn)AD轉(zhuǎn)換的叫做分級型AD，而從轉(zhuǎn)換時序角度 又可稱為流水線（Pipelined）型AD，現(xiàn)代的分級型AD中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運算而修正特性等功能。這類AD速度比逐次比較型高，電路規(guī)模比并行型小。（4） -調(diào)制型（如AD7705）（5） 電容陣列逐次比較型 （如AD7641）（6） 壓頻變換型（如AD650）3.3 ADC的主要技術指標（1）分辯率(Resolution) 指數(shù)字量變化一個最小量時模擬信號的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數(shù)字信號的位數(shù)來表示。（2）轉(zhuǎn)換速率(Conversion Rate)指完成一次從模擬轉(zhuǎn)換到

19、數(shù)字的AD轉(zhuǎn)換所需的時間的倒數(shù)。（3）量化誤差(Quantizing Error) 由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉(zhuǎn)移特性曲線與無限分辯率AD（理想AD）的轉(zhuǎn)移特性曲線（直線）之間的最大偏差。（4）偏移誤差(Offset Error) 輸入信號為零時輸出信號不為零的值，可外接電位器調(diào)至最小。（5）滿刻度誤差(Full Scale Error) 滿度輸出時對應的輸入信號與理想輸入信號值之差。（6）線性度(Linearity) 實際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移，不包括以上三種誤差。其他指標還有：絕對精度(Absolute Accuracy)，相對精度(Relat

20、ive Accuracy)，微分非線性，單調(diào)性和無錯碼，總諧波失真（Total Harmonic Distotortion縮寫THD）和積分非線性。3.4 采樣原理3.4.1 Nyquist 采樣定理Nyquist采樣定理，也即低通信號采樣定理，是最基本的信號采樣理論。設有一個頻率帶限信號x(t)，其頻帶限制在(0,fn)，如果以不小于fs=2fn的采樣速率對x(t)進行等間隔的采樣，得到時間離散的采樣信號x(n)=x(nTs)(其中Ts=1/fs,稱為采樣間隔)，則原信號x(t)將被所得到的采樣值x(n)完全地確定。由上述Nyquist采樣定理可知，如果以不低于信號最高頻率兩倍的采樣速率對帶

21、限信號進行采樣，那么所得到的離散采樣值就能準確的確定原信號。即只要滿足：ws2wh 或 fs2fh由上式可以看出，當fs2fh時，定理適用，但是fs<2fh就不合適了，實際場合中的被采樣信號越來越高，而采樣率是有限的，為正確采樣，此時用到如下定理。3.4.2 帶通采樣定理帶通采樣定理，對一個頻帶的信號采樣。設有一個頻率帶限信號x(t)，其頻帶限制在(fl,fh)，如果其采樣速率fs滿足：式中，n取能滿足fs2(fh-fl)的最大正整數(shù)(0，1，2，3，)，則用fs進行等間隔采樣所得到的信號采樣值x(nTs)能準確的確定原信號x(t)。上式用帶通信號的中心頻率f0和頻帶寬度B也可表示為：式

22、中，n是能滿足fs2B(B為頻帶寬度)的最大正整數(shù)。當頻帶寬度B一定時，為了能用最低采樣速率即兩倍頻帶寬度速率(fs=2B)對帶通信號進行采樣，帶通信號的中心頻率和頻帶寬度滿足下列關系式：也即信號的最高(或最低)頻率是帶寬的整數(shù)倍，其頻譜圖如下圖3-1所示：圖3-1 帶通信號的頻譜如圖(b)所示(圖中只畫出了正頻率部分，負頻率部分是對稱的)。也就是說位于圖(b)任何一個中心頻率為f0n (n=0，1，2，3，)帶寬為B的帶通信號均可以用同樣的采樣頻率fs=2B對信號進行采樣，這些采樣均能表示位于不同頻段(中心頻率不同)的原信號x0(t)，x1(t)，x2(t)3.5 ADC的選型A/D轉(zhuǎn)換器的

23、選擇是至關重要的。根據(jù)參數(shù)所選擇的A/D轉(zhuǎn)換器應能確保模擬信號在數(shù)字位流中被準確地表示，并提供一個具有任何必需的數(shù)字信號處理功能的平滑接口，這一點很重要。3.5.1 選型參數(shù)對終端系統(tǒng)要求的清晰了解將簡化A/D轉(zhuǎn)換器的選擇過程。在某些場合，它可以把所需考慮的選擇參數(shù)限制為屈指可數(shù)的幾個。在選擇高速A/D轉(zhuǎn)換器時，設計師必須考慮下面幾個因素： 終端系統(tǒng)的要求 成本 分辨率或精度 速度 性能速度與分辨率的關系：（1）目前的高速A/D最初是按速度和分辨率進行分類的。轉(zhuǎn)換器的速度是指A/D能夠進行轉(zhuǎn)換的取樣速率或每秒的取樣數(shù)量。對于高速A/D來說，速度以百萬取樣每秒(Msps)為計量單位。（2）分辨率

24、是指轉(zhuǎn)換器能夠復制的位數(shù)精度：分辨率越高，則結(jié)果越精確。分辨率以位來計量。目前市場上的高速A/D的分辨率為816位，速度為24Gsps。速度和分辨率始終是一對矛盾。分辨率的增加通常會導致可實現(xiàn)速度的降低。一旦確定了合適的速度/分辨率組合，設計師仍然能夠從市場上的幾百種A/D中選出最合適的一個。對終端應用更為深入的了解將揭示對附加性能的要求。用于評定高速A/D的最常用性能參數(shù)如下： 信噪比（SNR） 信號與噪聲加失真之和之比（SINAD） 無寄生動態(tài)圍（SFDR） 差分線性誤差（DNL或DLE） 積分線性誤差（INL或ILE） 有效位數(shù)（ENOB） 增益誤差 功耗3.5.2 選擇ADC綜上所述，

25、在本次設計中，本人選擇的高速ADC為TLC5510。下面將詳細介紹TLC5510的性能與使用方法。3.6 高速AD轉(zhuǎn)換器TLC55103.6.1 概述TLC5510是美國TI公司生產(chǎn)的新型模數(shù)轉(zhuǎn)換器件（ADC），它是一種采用CMOS工藝制造的8位高阻抗并行A/D芯片，能提供的最小采樣率為20MSPS。由于TLC5510采用了半閃速結(jié)構(gòu)與CMOS工藝，因而大大減少了器件中比較器的數(shù)量，而且在高速轉(zhuǎn)換的同時能夠保持較低的功耗。在推薦工作條件下，TLC5510的功耗僅為130mW。由于TLC5510不僅具有高速的AD轉(zhuǎn)換功能，而且還帶有部采樣保持電路，從而大大簡化了外圍電路的設計；同時，由于其部帶有

26、了標準分壓電阻，因而可以從+5V的電源獲得2V滿刻度的基準電壓。TLC5510可應用于數(shù)字TV、醫(yī)學圖像、視頻會議、高速數(shù)據(jù)轉(zhuǎn)換以與QAM解調(diào)器等方面。3.6.2 引腳說明TLC5510為24引腳，PSOP表貼封裝形式（NS）。其引腳排列如圖3-2所示 ，各引腳功能如下（圖3-3）：AGND：模擬信號地；ANALOGIN：模擬信號輸入端；CLK：時鐘輸入端；DGND：數(shù)字信號地；D1D8：數(shù)據(jù)輸出端口。D1為數(shù)據(jù)最低位，D8為最高位；/OE：輸出使能端。當OE為低時，D1D8數(shù)據(jù)有效，當OE為高時，D1D8為高阻抗；VDDA：模擬電路工作電源；VDDD：數(shù)字電路工作電源；REFTS：部參考電壓

27、引出端之一，當使用部電壓分壓器產(chǎn)生額定的2V基準電壓時，此端短路至REFT端；REFT：參考電壓引出端之二；REFB：參考電壓引出端之三；REFBS：部參考電壓引出端之四，當使用部電壓基準器產(chǎn)生額定的2V基準電壓時，此端短路至REFB端。圖3-2 TLC5510引腳排列圖3-3 TLC5510引腳功能3.6.3 部結(jié)構(gòu)TLC5510的部結(jié)構(gòu)如圖3-4所示，由圖中可以看出：TLC5510模數(shù)轉(zhuǎn)換器含時鐘發(fā)生器、部基準電壓分壓器、1套高4位采樣比較器、編碼器、鎖存器、2套低4位采樣比較器、編碼器和1個低4位鎖存器等電路。TLC5510的外部時鐘信號CLK通過其部的時鐘發(fā)生器可產(chǎn)生3路部時鐘，以驅(qū)動

28、3組采樣比較器 ?；鶞孰妷悍謮浩鲃t可用來為這3組比較器提供基準電壓。輸出A/D信號的高4位由高4位編碼器直接提供，而低4位的采樣數(shù)據(jù)則由兩個低4位的編碼器交替提供。圖3-4 TLC5510部結(jié)構(gòu)框圖3.6.4 工作過程TLC5510的工作時序見圖3-5。時鐘信號CLK在每一個下降沿采集模擬輸入信號。第N次采集的數(shù)據(jù)經(jīng)過2.5個時鐘周期的延遲之后，將送到部數(shù)據(jù)總線上。在工作時序的控制下，當?shù)谝粋€時鐘周期的下降沿到來時， 模擬輸入電壓將被采樣到高比較器塊和低比較器塊，高比較器塊在第二個時鐘周期的上升沿最后確定高位數(shù)據(jù)，同時，低基準電壓產(chǎn)生與高位數(shù)據(jù)相應的電壓。低比較塊在第三個時鐘周期的上升沿的最后

29、確定低位數(shù)據(jù)。高位數(shù)據(jù)和低位數(shù)據(jù)在第四個時鐘周期的上升沿進行組合，這樣，第N次采集的數(shù)據(jù)經(jīng)過2.5個時鐘周期的延遲之后，便可送到部數(shù)據(jù)總線上。此時如果輸出使能OE有效，則數(shù)據(jù)便可被送至8位數(shù)據(jù)總線上。由于CLK的最大周期為50ns，因此，TLC5510模數(shù)轉(zhuǎn)換器的最小采樣速率可以達到20MSPS。圖3-5 TLC5510讀寫時序3.6.5 外圍電路其說明書中給出的標配應用外圍電路如下圖3-6：圖3-6 TLC5510標準外圍電路在實際應用中，接口電路會根據(jù)實際情況作相應的改變與調(diào)整，以適應工作環(huán)境與目標的要求。TLC5510可使用外部和部兩種基準電壓連接方法。其中外部基準電壓從引腳REFT和R

30、EFB接入，并應滿足：VREFB+2VVREFVDDA0VREFBVREFB-2V2VVREFT-VREFB5V對于從零電平開始的正極性模擬輸入電壓，REFB應當連接到模擬地AGND。VREFT的圍為2V5V。如果要簡化電路，可利用TLC5510的部分壓電阻從模擬電源電壓VDDA上取得基準電壓。在此設計中，選用TLC5510的部基準方式，同時，將REFBS端與AGND，而將REFTS與VDDA端相連，同時將REFBS短接至REFB端，REFTS短接至REFT端來獲得2V基準電壓，如圖3-7：圖3-7 TLC5510使用部基準綜合上述，在本人的系統(tǒng)設計中，在5V供電系統(tǒng)中也將使用TLC5510的

31、部基準，并將其外圍接口電路設計為如下圖3-8：圖3-8 TLC5510外圍接口電路磁珠專用于抑制信號線、電源線上的高頻噪聲和尖峰干擾，還具有吸收靜電脈沖的能力。磁珠是用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDRSDRAM，RAMBUS等）都需要在電源輸入部分加磁珠。圖中的FB1FB3為高頻磁珠，模擬供電電源AVDD經(jīng)FB1FB3為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。C1C7為7個0.1uF的瓷片電容，C8C14為7個4.7uF的電解電容，它們的作用都是盡可能地消除干擾信號。在對TLC5510的設計應用中，有以下需要引起足夠注意：（1）為了減

32、少系統(tǒng)噪聲，外部模擬和數(shù)字電路應當分離，并應盡可能屏蔽。（2）因為TLC5510芯片的AGND和DGND在部沒有連接，所以，這些引腳需要在外部進行連接。為了使拾取到的噪聲最小，最好把隔開的雙絞線電纜用于電源線。同時，在印制電路板布局上還應當使用模擬和數(shù)字地平面。（3）VDDA至AGND和VDDD至DGND之間應當分別用1uF電容去耦，推薦使用瓷電容器。對于模擬和數(shù)字地，為了保證無固態(tài)噪聲的接地連接，試驗時應當小心。（4）VDDA、AGND以與ANALOGIN引腳應當與高頻引腳CLK和D0D7隔離開。在接電路時，AGND的走線應當盡可能地放在ANALOGIN走線的兩側(cè)以供屏蔽之用。（5）為了保證

33、TLC5510的工作性能，系統(tǒng)電源最好不要采用開關電源。4 FIFO緩沖模塊設計緩沖模塊，是整個系統(tǒng)中的核心模塊，它是系統(tǒng)的中樞部分。利用緩沖是整個高速數(shù)據(jù)采集系統(tǒng)設計的基本依據(jù)思想。由于微電子技術的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采集、高速數(shù)據(jù)處理、高速數(shù)據(jù)傳輸以與多機處理系統(tǒng)中作為緩沖器件得到越來越廣泛的應用。4.1 FIFO存儲器簡介FIFO是英文First In First Out 的縮寫，是一種先進先出的數(shù)據(jù)緩存器，沒有外部讀寫地址線，但只能順序?qū)懭?、讀出數(shù)據(jù)，其

34、部讀寫指針自動加1，不能決定讀取或?qū)懭肽硞€指定的地址。FIFO一般用于不同時鐘域之間的數(shù)據(jù)傳輸。對于單片F(xiàn)IFO來說，主要有兩種結(jié)構(gòu)：觸發(fā)導向結(jié)構(gòu)和零導向傳輸結(jié)構(gòu)。觸發(fā)導向傳輸結(jié)構(gòu)的FIFO是由寄存器陣列構(gòu)成的，零導向傳輸結(jié)構(gòu)的FIFO是由具有讀和寫地址指針的雙口RAM構(gòu)成，如圖4-1：圖4-1 FIFO框圖4.2 FIFO的選型4.2.1 FIFO的一些重要參數(shù)FIFO的寬度：THE WIDTH，指的是FIFO一次讀寫操作的數(shù)據(jù)位。FIFO的深度：THE DEEPTH，指的是FIFO可以存儲多少個N位的數(shù)據(jù)（如果寬度為N）。滿標志：FIFO已滿或?qū)⒁獫M時由FIFO的狀態(tài)電路送出的一個信號，以

35、阻止FIFO的寫操作繼續(xù)向FIFO中寫數(shù)據(jù)而造成溢出（overflow）?？諛酥荆篎IFO已空或?qū)⒁諘r由FIFO的狀態(tài)電路送出的一個信號，以阻止FIFO的讀操作繼續(xù)從FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出（underflow）。讀時鐘：讀操作所遵循的時鐘，在每個時鐘沿來臨時讀數(shù)據(jù)。寫時鐘：寫操作所遵循的時鐘，在每個時鐘沿來臨時寫數(shù)據(jù)。讀指針：指向下一個讀出地址。讀完后自動加1。寫指針：指向下一個要寫入的地址的，寫完自動加1。讀寫指針其實就是讀寫的地址，只不過這個地址不能任意選擇，而是連續(xù)的。4.2.2 選擇型號根據(jù)FIFO的一些重要參數(shù)，與本次設計的目標要求，現(xiàn)選擇芯片型號為AL422B，作

36、為數(shù)據(jù)緩沖模塊的FIFO器件。以下詳細介紹這一芯片。4.3 FIFO存儲器AL422BAL422B是一種視頻幀存儲器，存儲容量為384k×8bits，存儲器結(jié)構(gòu)為先進先出（FIFO），其接口非常簡單。下面來介紹它的性能特點與應用領域。4.3.1 概述AL422B是由AverLogic公司推出的存儲容量為3Mbits的視頻幀存儲器，由于目前1幀圖像信息通常包含640×480或720×480個字節(jié)， 而市面上很多視頻存儲器由于容量有限只能存儲1場圖像信息，無法存儲1幀圖像信息。AL422B由于容量很大，可存儲1幀圖像的完整信息，其工作頻率達50MHz。該芯片的主要特點

37、如下：（1） 存儲體為384k×8bits FIFO。（2） 支持VGA，CCIR，NTSC，PAL和HDTV分辨率。（3）獨立的讀/寫操作（可接受不同的I/O數(shù)據(jù)率）。（4）高速異步串行存取。（5）讀寫時鐘周期為20ns。（6）存取時間為15ns。（7）部DRAM自行刷新數(shù)據(jù)。（8）輸出使能控制。（9）工作電壓可為5V或3.3V。（10）標準28腳SOP封裝。4.3.2 引腳說明其SOP封裝的28引腳在芯片上排列方式如下圖4-2：圖4-2 AL422B引腳排列其各引腳功能如下圖4-3：圖4-3 AL422B引腳功能4.3.3 使用方法（1） 初始化：上電后，分別給/WRST和/RR

38、ST各0.1ms的初始化脈沖，使AL422B初始化。（2） 復位操作：通常，復位信號可在任何時候給出而不應考慮/WE,/RE與/OE的狀態(tài)， 但是它們?nèi)匀灰獏⒄諘r鐘信號的輸入情況，使它們滿足建立時間和保持時間的要求。如果在禁止時鐘周期給出復位信號，必須要等到允許周期到來后才會執(zhí)行復位操作。當/WRST和/RRST均為低電平時，數(shù)據(jù)的輸入和輸出均從地址0開始。（3） 寫操作：當/WE為低電平時，在WCK信號的上升沿，數(shù)據(jù)通過DI7DI0寫入到寫寄存器，參照WCK的輸入周期，寫入的數(shù)據(jù)須滿足建立時間和保持時間的要求。當/WE為高電平時，寫操作被禁止，寫地址指針停在當前位置上；當/WE再次變?yōu)榈碗娖?/p>

39、時，寫地址指針從當前位置開始。（4） 讀操作：當/RE和/OE均為低電平時，在RCK信號的上升沿，數(shù)據(jù)由DI7DI0輸出。當/RE為高電平時，讀地址指針停在當前位置上；當/RE再次變?yōu)榈碗娖綍r，讀地址指針從當前位置開始。執(zhí)行讀操作時，/OE須為低電平，如/OE為高電平，則數(shù)據(jù)輸出端均為高阻態(tài)，且讀地址指針仍然同步加1。/RE和/OE須參照RCK的輸入周期，滿足建立時間和保持時間的要求。（5） 由于其所有的尋址、刷新等操作都由集成在芯片部的控制系統(tǒng)完成，部功能框圖如圖4-4：圖4-4 AL422B部功能框圖（6） AL422B的工作時序圖：各時序如下圖4-5至圖4-11：圖4-5 AL422B時

40、序圖，/WRST圖4-6 AL422B時序圖，/RRST圖4-7 AL422B時序圖，/RE圖4-8 AL422B時序圖，/OE圖4-9 AL422B時序圖，/WE圖4-10 AL422B時序圖，/RE，/RRST圖4-11 AL422B時序圖，/WE，/WRST4.3.4 應用圍AL422B的應用非常廣泛，主要有以下幾個方面：（1）多媒體系統(tǒng)；（2）視頻捕獲系統(tǒng)；（3）視頻編輯系統(tǒng)；（4）掃描率轉(zhuǎn)換器；（5）電視畫中畫；（6）時基校正；（7）幀同步器；（8）硬盤錄像機；（9）通信系統(tǒng)中的緩沖器；（10）多畫面處理器。4.4.5 注意事項以上介紹了視頻幀存儲器AL422B的性能特點與應用情況。

41、其實微處理器和AL422B的接口很簡單，通過編寫軟件，提供相應的控制信號，便可將數(shù)字信號寫入AL422B暫存，在需要時再讀出。使用該芯片時，必須注意以下兩點：（1） 建議在任何時候保持WCK和RCK的頻率至少為1MHz，WCK和RCK中頻率較高者將作為部DRAM的刷新時鐘信號，因而WCK和RCK信號必須始終有；當需要無規(guī)則的I/O操作時，可利用/WE或/RE來控制數(shù)據(jù)的讀寫。（2）在/RRST信號的上升沿，/RE必須為高電平，不能為低電平。4.4.6 接口電路（1） 數(shù)據(jù)輸出端DO0DO7的外部負載電路如下圖4-12：圖4-12 AL422B的DO端外載（2） 供電端口VDD、DEC的接口電路

42、，在5V配置工作電壓與3.3V配置工作電壓下的外接負載分別如下圖4-13和圖4-14：圖4-13 AL422B供電端外載，5V電源圖4-14 AL422B供電端外載，3.3V電源（3） 整體參考接口電路如下圖4-15：圖4-15 AL422B參考接口電路（4） 由于本系統(tǒng)采用5V供電方式，所以供電端采用圖4-8-1接口方式；芯片上/WRST，/RRST，/WE，/OE，/RE端均由單片機控制，讀、寫時鐘不同步。5 串口模塊設計在本設計中，之所以需要串口模塊，只是為了將FIFO模塊中緩沖存儲的數(shù)據(jù)，通過單片機與PC機的串口傳送給PC，在顯示器上用軟件顯示十六進制的數(shù)據(jù)，并寫入電腦硬盤（電腦上的一

43、個.TXT文件）中。5.1 串行通信基本知識5.1.1 異步通信串行通信有兩種基本通信方式：異步通信和同步通信。在異步通信中，數(shù)據(jù)是一幀一幀（包括一個字符代碼或一字節(jié)數(shù)據(jù)）傳送的，每幀都有完整的數(shù)據(jù)格式，如下圖5-1：圖5-1 異步通信方式5.1.2 MCS-51串行口的結(jié)構(gòu)MCS-51有一個可編程的全雙工串行通信接口，可作為通用異步收發(fā)器UART，也可作為同步移位寄存器。它的幀格式有8位、10位和11位，可以設置為固定波特率和可變波特率，給使用者帶來很大的靈活性。89C51通過引腳RXD（P3.0,串行數(shù)據(jù)接收端）和引腳TXD（P3.1,串行數(shù)據(jù)發(fā)送端）與外界進行通信。其部結(jié)構(gòu)如下圖5-2所

44、示，有兩個物理上獨立的接收、發(fā)送緩沖器SBUF，它們占用同一地址99H，可同時發(fā)送、接收數(shù)據(jù)。發(fā)送緩沖器只能寫入不能讀出，接收緩沖器只能讀出不能寫入：圖5-2 串行口部結(jié)構(gòu)示意簡圖89C51串行口是可編程接口，對它初始化編程只用兩個控制字分別寫入特殊功能寄存器SCON（98H，如下圖5-3所示）和電源控制寄存器PCON（87H）即可。圖5-3 串行口控制寄存器SCON5.2 89C51串行口的4種工作方式5.2.1 4種工作方式根據(jù)需要，89C51串行口可以設置4種工作方式，可有8、10、11位幀格式，方式的選擇由SM0、SM1實現(xiàn)?，F(xiàn)簡要介紹下要用到的工作方式1：串行口方式110位UART方

45、式1以10位為一幀傳輸，設有1個起始位（0），8個數(shù)據(jù)位和1個停止位（1）。其幀格式如下圖5-4：圖5-4 方式1幀格式方式1真正用于串行發(fā)送或接收，為10位通用異步接口。TXD引腳發(fā)送數(shù)據(jù)，RXD引腳接收數(shù)據(jù)。數(shù)據(jù)傳輸波特率由T1的溢出率決定，可用程序設定。在接收時，停止位進入SCON的RB8。串行口方式1的發(fā)送和接收時序如圖5-5所示：圖5-5 方式1發(fā)送和接收時序接收有效的兩個條件：（1）RI=0。即上一幀數(shù)據(jù)接收完成時，RI=1發(fā)出的中斷請求已被響應，SBUF中數(shù)據(jù)已被取走。由軟件使RI=0，以便提供“接收SBUF已空”的信息。（2）SM2=0或收到的停止位為1（方式1時，停止位進入R

46、B8）。滿足上述兩個條件，將接收到的數(shù)據(jù)裝入串行口的SBUF和RB8（RB8裝入停止位），并置位RI，通知CPU取數(shù)據(jù)；如果不滿足，接收到的數(shù)據(jù)不能裝入SBUF，這意味著該幀信息將會丟失。5.2.2 波特率的設定在串行通信中，要求收發(fā)雙方接收和發(fā)送數(shù)據(jù)的波特率必須一致。通過軟件對MCS-51串行口編程可約定四種工作方式。其中，方式0和方式2的波特率是固定的；而方式1和方式3的波特率是可變的，由定時器T1的溢出率來決定(T1每秒溢出的次數(shù))。串行口的四種工作方式對應著三種波特率。由于輸入的移位時鐘來源不同，因此，各種方式的波特率計算公式也不同。現(xiàn)簡要介紹方式1波特率的產(chǎn)生與計算方法。方式1和方式

47、3的波特率：方式1和方式3的移位時鐘脈沖由定時器T1產(chǎn)生，如圖所示。因此，MCS-51串行口方式1和方式3的波特率由定時器T1的溢出率與SMOD值共同決定。即：方式1、方式3波特率(2SMOD/32)×T1溢出率，如下圖5-6：圖5-6 方式1、3波特率的產(chǎn)生其中，T1溢出速率取決于T1的計數(shù)速率（計數(shù)速率fosc/12）和T1預置的初值。其中，k 為定時器T1的位數(shù)；定時器方式0，k=13；定時器方式1，k=16；定時器方式2，k=8。5.3 89C51與PC機間通信PC機與89C51單片機最簡單的連接是零調(diào)制3線經(jīng)濟型，這是進行全雙工通信所必須的最少數(shù)目的線路。由于89C51單片

48、機輸入、輸出電平為TTL電平，而PC機配置的是RS-232C標準串行接口，二者的電氣規(guī)不一致，因此，要完成PC機與單片機的數(shù)據(jù)通信，必須進行電平轉(zhuǎn)換?，F(xiàn)在采用MAX232芯片實現(xiàn)89C51單片機與PC機的RS-232C標準接口通信。5.3.1 MAX232芯片簡介MAX232芯片是NAXIM公司生產(chǎn)的，包含兩路接收器和驅(qū)動器的IC芯片，適用于各種EIA-232C和V.28/V.24的通信接口。MAX232芯片部有一個電源電壓變換器，可以把輸入的+5V電源電壓變換成為RS-232C輸出電壓所需的±10V電壓。所以，采用此芯片接口的串行通信系統(tǒng)只需要單一的+5V電源就可以了。對于沒有&#

49、177;12V電源的場合，其適應性更強。加之其價格適中，硬件接口簡單，所以被廣泛采用。MAX232芯片的引腳結(jié)構(gòu)如下圖5-7所示，其典型工作電路如圖5-8所示：圖5-7 MAX232引腳圖圖5-8 MAX232典型工作電路5.3.2 MAX232接口電路現(xiàn)從MAX232芯片中兩路發(fā)送接收中任選一路作為接口。應注意其發(fā)送、接收的引腳要對應，如圖5-9所示：圖5-9 MAX232接口電路6 軟件模塊設計軟件模塊是驅(qū)動整個系統(tǒng)的動力，硬件的強大功能只有在軟件的控制下才能發(fā)揮作用。這里的軟件模塊設計主要是對單片機的編程，以控制單片機發(fā)出系統(tǒng)各模塊的控制信號。6.1 TLC5510程序設計TLC5510

50、的時鐘（CLK）端使用16MHz的有源晶振產(chǎn)生脈沖信號，所以只有/OE端需要使用單片機的I/O進行控制。/OE端的控制非常簡單，只要給出低電平就可以使TLC5510連續(xù)地隨時鐘周期輸出轉(zhuǎn)換信號：/*TLC5510*/sbit OE=P11; /位定義OE端口為P1.1/*TLC5510*/OE=0; /使能輸出轉(zhuǎn)換信號/*TLC5510*/6.2 AL422B程序設計復位信號端/RRST和/WRST由單片機的一個I/O口控制讀、寫的同時復位。AL422B的寫時鐘與TLC5510連到一起，以便輸出數(shù)據(jù)的與時采集，/WE端也與TLC5510的/OE端一致（雖然這樣會有TLC5510的延遲2.5個周

51、期的無效信號）。讀時鐘由單片機產(chǎn)生，以適應單片機系統(tǒng)的低速環(huán)境，/RE和/OE也由單片機的一個I/O口控制。由于AL422B沒有全滿、半滿等信號輸出端，現(xiàn)只有根據(jù)數(shù)據(jù)的寫入速率與芯片本身容量大小判斷將滿的時間，如16MHz的時鐘頻率下，寫滿384k×8bits的FIFO所需時間為：（384×1024）/（16×106） = 0.024576s = 24.576ms。于是，只能在開始采集后延遲24.576ms再關閉/WE端即可，如下圖6-1：圖6-1 AL422B程序流程圖6.3 串口程序設計使用UART串行口工作在方式1，由單片機向PC發(fā)送數(shù)據(jù)，選用波特率9600

52、，定時器T1工作在方式2，如下圖6-2。串口編程時的注意事項：（1）若串行口接收數(shù)據(jù)，REN必須賦值為1；（2）TI和RI標志，須由軟件清0。圖6-2 串口程序流程圖7 實驗與其結(jié)果7.1 硬件系統(tǒng)連接根據(jù)整個系統(tǒng)的電路圖，連接好的硬件系統(tǒng)如下圖7-1所示的照片：圖7-1 硬件系統(tǒng)照片圖中主要有五個部分，一個單片機開發(fā)板，兩個電路板，一個有源晶振（如圖7-2），一個穩(wěn)壓源（如圖7-5）。單片機開發(fā)板上的芯片是STC89C52，兩個電路板上一個是TLC5510和AL422B兩塊芯片（如下圖7-3），一個是它們的外圍電路元器件接線（如下圖7-4）。圖7-1中為一個有源晶振，標準晶振頻率為16MHz

53、。圖7-3中，左邊的芯片為TLC5510，它是24引腳的SOP封裝；右邊的芯片為AL422B，它是28引腳的SOP封裝。為了便于試驗，現(xiàn)分別使用一個28腳的SOP轉(zhuǎn)DIP插座，使它們排列在一塊電路板上，并使用杜邦線連接電路。圖7-4中，集成了磁珠、電容等各種元器件，以完成芯片的外圍電路連接。圖7-5中是實驗所用的電壓源，都采用了實驗室的穩(wěn)壓源，工作在5V電壓下。圖7-2 有源晶振圖7-3 雙芯片電路板圖7-4 元器件電路板圖7-5 穩(wěn)壓源7.2 實驗調(diào)試過程要使幾個模塊連接而成的系統(tǒng)正常工作，就需要對各個模塊先分別進行實驗與調(diào)試。整個調(diào)試過程十分復雜，現(xiàn)簡要介紹下實驗與調(diào)試的方法。7.2.1

54、TLC5510模塊實驗對這一模塊的調(diào)試，即檢查TLC5510芯片的接線是否正確，工作是否正常，運作是否按程序進行，程序效果是否與預想的一致。此模塊實驗的硬件電路如下圖7-6所示，實驗方法，即把TLC5510的數(shù)據(jù)輸出端D1D8接到單片機P0端，通過PC經(jīng)串口讀取P0口數(shù)據(jù)，看TLC5510的數(shù)據(jù)輸出是否正常。模擬信號的輸入可以先使用直流電壓源接入。實驗結(jié)果如圖7-7所示：圖7-6 TLC5510實驗圖7-7 TLC5510實驗顯示結(jié)果7.2.2 AL422B模塊實驗對這一塊模塊的實驗，即檢查AL422B芯片的接線是否正確，工作是否正常，運作是否按程序進行，程序效果是否與預想的一致。實此模塊實驗硬件電路如下圖7-8所示，實驗方法，即把AL422B的數(shù)據(jù)輸出端DO0DO7接到單片機P0端，數(shù)據(jù)輸入端DI0DI7接到單片機P3口，輸入特定的8位電平（如03H），再通過PC經(jīng)串口讀取P0口數(shù)據(jù)，看AL422B的數(shù)據(jù)輸出是否與輸入一致。模擬信號的輸入可以先使用直流電壓源接入。實驗結(jié)果如圖7-9所示：圖7-8 AL422B實驗圖7-9 AL422B實驗顯示結(jié)果7.3 系統(tǒng)實驗結(jié)果經(jīng)過一系列復雜的實驗與調(diào)試，能初步得到一樣數(shù)據(jù)采集的成果，但由于本人水平有限，整個系統(tǒng)存在很多的缺點與難以實現(xiàn)的功能，需要在以后繼續(xù)進行調(diào)整與改進，在此需向?qū)Ρ救思囊院裢睦蠋焸冎乱郧敢?。整個實驗過程所用到的