1、計算機組成原理Computer Organization2020 . 秋西安交通大學 計算機科學與技術系計算機組成原理課程組Copyright ©2012 Computer Orgziation Group.s.計算機組成原理第七章處理器Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期CPU數據通路7.7 指令流水處理器Copyright ©2012 Computer Org

2、ziation Group.s.CPU的功能CPU是計算機中執行程序的部件，具有五大功能：r 順序對程序中指令的執行順序加以r 操作按照指令功能，向相應部件發出操作r 時間信號對r 數據執行的時間進行定時對數據進行各種運算處理r 中斷對程序中斷進行開、關，檢測、響應等Copyright ©2012 Computer Orgziation Group.s.CPU的基本組成CPU由運算器和r 算術邏輯單元ALU執行算術/邏輯運算r 寄存器組存放初始數據和運算結果數據r 內部總線連接CPU內各部件的數據通路r 中斷系統接收中斷請求并響應中斷器組成，有五個基本功能部件：單元CU發出全機運行所

3、需要的全部r信號Copyright ©2012 Computer Orgziation Group.s.CPU的基本組成（續）CPU分為兩個互相關聯的部分：數據通路（Datapath）和單元（Control Unit，CU）。r 數據通路CPU中全部執行部件的組合，包含了寄存器、ALU和中斷處理子系統等。數據通路是指令執行的基礎。r單元CU是計算機的指揮系統，決定在什么時間根據什么條件應該做什么事情，即產生計算機運行所需要的全部令。命Copyright ©2012 Computer Orgziation Group.s.主 器雖然不位于CPU中，但是由于CPU在執行程序過程

4、中要不斷地 主存以獲取指令和數據，所以描述CPU數據通路時往往也要把主存描述出來。CPU的基本組成（續）數據通路信號單元ALU狀態信號寄存器組控制信號狀態信號中斷系統器I/O子系統Copyright ©2012 Computer Orgziation Group.s.微操作和微命令計算機中的操作是具有層次性的，即一個較大的操作可被分解為若干個較小的操作，如此分層直到不可分解為止。r 微操作指計算機中最基本的不可再分解的操作。例如，邏輯線路中的開/關設置、寄存器數據打入和ALU基本運算等。r 微命令執行微操作所需要信號稱為微命令。在微命令的作用下，某個微操作在某個確定的時刻、由某個確定

5、的部件完成。例如，寄存器寫入、器讀/寫（-WE）等。Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation Group.s.CPU設計過程系統結構設計層指令系統設計組成設計層數據通路設計器設計系統實現層系統實現Copyright ©2012 Computer Orgziation G

6、roup.s.寄存器傳輸語言RTL模型機數據通路MemRReady取指令操作序列Copyright ©2012 Computer Orgziation Group.s.寄存器傳輸語言RTL（續）¦主器與CPU異步MAR (PC)MemR 1 PC (PC) + 1命令或狀態反饋Wait untilReady=1IR MMARMemR 0Copyright ©2012 Computer Orgziation Group.s.寄存器傳輸語言RTL（續）¦主器與CPU異步MAR (PC)PC (PC) + 1 IR MMAR;MemR=1, Untile Re

7、ady=1Copyright ©2012 Computer Orgziation Group.s.寄存器傳輸語言RTL（續）¦主器與CPU同步MAR (PC)PC (PC) + 1 IR MMAR;MemR=1Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation Grou

8、p.s.數據通路操作分析通過分析指令周期操作過程，確定數據通路基本組成。¦ 取指令該階段的任務是將一條指令從主存取出送到CPU。² CPU中設置程序計數器PC，將PC的內容作為地址主存單元的內容；² 將取出的指令存入CPU中的指令寄存器IR；² 修正PC的內容使其指向下一條指令。¦ 指令譯碼該階段的任務是分析指令的操作碼以及尋址特征，確定指令功能、操作數類型以及尋址方式等。² 設置一個或多個譯碼器完成指令譯碼。Copyright ©2012 Computer Orgziation Group.s.數據通路操作分析（續）

9、66;數據該階段的任務是將指令要處理的源操作數讀到CPU。² RR型指令，源操作數在通用寄存器中；² RS型指令，源操作數在通用寄存器或器中；² 設置² 設置器地址寄存器MAR存放器數據寄存器MDR存放器地址；器數據；² 有效地址計算時可能需要加法器。Copyright ©2012 Computer Orgziation Group.s.數據通路操作分析（續）¦ 執行操作該階段的任務是完成指令的具體功能。算術邏輯運算單元ALU的基本功能包括：² 定點數四則運算；² 浮點數四則運算；² 邏輯運算；

10、² 移位運算。¦ 存放結果該階段的任務是保存處理后的數據（目的操作數）。² RR型，目的操作數存放在通用寄存器；² RS型，目的操作數存放在通用寄存器或器。Copyright ©2012 Computer Orgziation Group.s.數據通路基本部件¦ 寄存器(c) 帶寫入和輸出使能(a) n位寄存器n位寄存器(b) 帶寫入n位寄存器Copyright ©2012 Computer Orgziation Group.s.數據通路基本部件（續）¦ 通用寄存器組（Register File，RF）(a) RF

11、(c) 2R+1W RF（b) 具有輸出使能的1R+1W RFCopyright ©2012 Computer Orgziation Group.s.數據通路基本部件（續）¦ ALUCopyright ©2012 Computer Orgziation Group.s.數據通路基本部件（續）¦ 多路選擇器（MUX）¦ 三態器Copyright ©2012 Computer Orgziation Group.s.CPU結構分類根據指令周期和時鐘周期的關系，CPU結構分為三類：¦ 單周期CPU指令周期僅包含一個時鐘周期，即指令周

12、期=時鐘周期。組合邏輯Copyright ©2012 Computer Orgziation Group.s.CPU結構分類（續）¦ 多周期CPU一個指令周期包含多個較短的時鐘周期，即指令周期 = k ×時鐘周期。Copyright ©2012 Computer Orgziation Group.s.CPU結構分類（續）¦ 流水CPU² 數據通路類似于單周期，時序上類似于多周期。² 利用單周期數據通路中的部件冗余技術，但指令周期由多個時鐘周期組成，每個時鐘周期操作結束后緩存其結果。² 多條指令在數據通路上重疊執行。

13、² 相對于多周期CPU來說，指令周期長度不變，但程序運行時間縮短。Copyright ©2012 Computer Orgziation Group.s.目標指令以實現 MIPS 32 指令集中的 10 條指令為例，講解數據通路的構建方法，以及基于不同數據通路的指令執行過程。Copyright ©2012 Computer Orgziation Group.s.目標指令（續）MIPS 32 格式如下：Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法

14、CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation Group.s.中斷源分類中斷是現代計算機能有效、合理地發揮效能和提高效率的一個重要功能。實現這種功能需要軟硬配合來完成， 通常，把實現中斷的軟硬件稱為中斷系統，或中斷技術。r 中斷源分類¦ 人為設置中斷¦ 程序性異常¦ I/O設備¦ 硬件故障Copyright ©2012 Computer Orgziation Group.s.中斷源分類（續）r 中

15、斷系統：由兩部分組成¦ 中斷軟件² 中斷初始化程序² 中斷處理程序，或稱中斷服務程序¦ 中斷硬件² 集中在CPU² 專門的中斷器Copyright ©2012 Computer Orgziation Group.s.本章僅以程序性異常中的未定義指令和算術溢出為例介紹。中斷響應r 響應中斷的條件¦ CPU中斷：EINT=1¦ 有中斷請求（未）：INTRi=1r 響應中斷的時間¦ 指令周期結束后¦：此時CPU現行程序的現場最簡單、最穩定。r 識別中斷源¦ 外部中斷源：由中斷器完成

16、¦ 內部中斷源：通過不同的條件邏輯實現。Copyright ©2012 Computer Orgziation Group.s.中斷響應（續）r 中斷判優¦ 軟件法：由CPU執行一段程序實現¦ 硬件法：若在CPU內部，采用并行判優邏輯r 中斷響應¦ CPU自動完成三個操作² 關中斷² 保護程序斷點² 獲得中斷服務程序 軟件查尋法 硬件向量法地址Copyright ©2012 Computer Orgziation Group.s.中斷響應（續）r MIPS 中的異常¦ 設置異常程序計數器（EPC

17、），保存出錯指令的地址。¦ 設置寄存器（Cause），中斷的。¦ 異常發生后，程序轉移到操作系統（地址：0x8000 0180）。根據Cause寄存器的值識別中斷源，然后提供相應服務。服務結束后，從EPC獲取返回地址。Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation

18、Group.s.單周期CPU數據通路單周期數據通路的主要特點：部件冗余。r 單周期數據通路的基本組成¦ 指令¦ 數據器IM，存放指令并執行讀操作器DM，存放數據，并執行讀或寫操作¦ 程序計數器PC，存放即將執行指令的地址¦ 寄存器組（或稱寄存器堆RF），臨時存放數據或地址¦ 算術邏輯單元ALU，執行數據或地址運算¦ 加法器，對PC值進行修正Copyright ©2012 Computer Orgziation Group.s.單周期CPU數據通路（續）Copyright ©2012 Computer Orgziat

19、ion Group.s.單周期CPU數據通路（續）Copyright ©2012 Computer Orgziation Group.s.單周期CPU數據通路（續）為了適應 MIPS指令格式，單元采用分散式設計方案。r單元組成單元MCU：發出各部件所需的¦主信號，包括ALU的操作類型信號。¦ ALU單元ALUCU：根據ALU的操作類型信號發出ALU的具體操作信號。Copyright ©2012 Computer Orgziation Group.s.單周期CPU數據通路（續）r 主單元真值表r ALU單元真值表Copyright ©2012 C

20、omputer Orgziation Group.s.單周期CPU數據通路（續）Copyright ©2012 Computer Orgziation Group.s.取數指令周期數據流圖000101001000Copyright ©2012 Computer Orgziation Group.s.11P CRF存數指令周期數據流圖00001P C 010001DM00Copyright ©2012 Computer Orgziation Group.s.加法指令周期數據流圖000100P C1RF1000010Copyright ©2012 Compu

21、ter Orgziation Group.s.分支指令周期數據流圖：不轉移10000001100001Copyright ©2012 Computer Orgziation Group.s.P C分支指令周期數據流圖：轉移110001001100001Copyright ©2012 Computer Orgziation Group.s.P C跳轉指令周期數據流圖010P CCopyright ©2012 Computer Orgziation Group.s.單周期CPU數據通路（續）r 指令周期分析¦ 單周期CPU采用定長指令周期，其指令周期長度由執

22、行時間最長的指令執行時間來決定。¦ 取數指令（load）執行過程中在數據通路中經歷的路徑最長，所以其執行時間最長。Tq_PC +2tmem + tRFread + tALU + tmux + tRFsetupCopyright ©2012 Computer Orgziation Group.s.支持內部中斷的數據通路支持內部中斷的單周期數據通路Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通

23、路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation Group.s.多周期CPU數據通路r 多周期數據通路基本設計思想¦ 把每條指令的執行過程劃分成多個時間間隔大致相等的階段¦ 把每個階段的微操作序列安排在一個時鐘周期內完成¦ 一個時鐘周期內最多完成一次訪存或者一次寄存器讀寫或者一次ALU操作¦ 前一個時鐘周期的執行結果由下一個時鐘信號的上升沿打入到相應的狀態單元¦ 時鐘周期的寬度以最復雜操作階段所用時間為基準，通常，取一次器讀寫的時間，即時鐘周期等于主器的讀寫周期。C

24、opyright ©2012 Computer Orgziation Group.s.多周期CPU數據通路（續）r 多周期數據通路分類¦ 分散互連結構¦ 單總線結構¦ 雙總線結構¦ 三總線結構Copyright ©2012 Computer Orgziation Group.s.分散互連結構在單周期數據通路基礎上，通過合并冗余處理單元，并增加處理單元之間的臨時寄存器，便可構造出分散互連的多周期數據通路。¦ 將指令器和數據器合并成一個器，將加法器和 ALU合并成一個 ALU。¦ 需要增加的臨時寄存器包括：²

25、 指令寄存器（IR）用于暫存從器讀出的指令；²器數據寄存器（MDR）用于暫存從器讀出的數據；² 臨時寄存器 A和 B用于暫存從寄存器堆中讀出的操作數；² 寄存器 ALUOut用于暫存 ALU輸出的數據。Copyright ©2012 Computer Orgziation Group.s.分散互連結構（續）r 數據通路基本組成Copyright ©2012 Computer Orgziation Group.s.分散互連結構（續）r 指令周期：分為5個時鐘周期¦ T0：用PC值作為地址器，將指令存入指令寄存器IR；同時，通過ALU修正

26、PC值。¦ T1：讀寄存器堆，將數據存入臨時寄存器A、B。¦ T2：ALU執行某種操作，并將結果存入 ALUOut。¦ T3：將 ALUOut 值寫入寄存器堆或器單元內容放入MDR。¦ T4：將 MDR 值存入寄存器堆。器，或者Copyright ©2012 Computer Orgziation Group.s.分散互連結構（續）r 完整數據通路Copyright ©2012 Computer Orgziation Group.s.指令周期數據流圖：第一個時鐘周期000101P C10001001Copyright ©20

27、12 Computer Orgziation Group.s.IR指令周期數據流圖：第二個時鐘周期0AALUOut1001100Copyright ©2012 Computer Orgziation Group.s.Bload/store指令第三個時鐘周期11001000Copyright ©2012 Computer Orgziation Group.s.ALUOutadd指令第三個時鐘周期11000010Copyright ©2012 Computer Orgziation Group.s.ALUOutbeq指令第三個時鐘周期011111P C1100001C

28、opyright ©2012 Computer Orgziation Group.s.j指令第三個時鐘周期1011Copyright ©2012 Computer Orgziation Group.s.P Cload指令第四個時鐘周期1Copyright ©2012 Computer Orgziation Group.s.1M D Rstore指令第四個時鐘周期1Copyright ©2012 Computer Orgziation Group.s.MM1add指令第四個時鐘周期110Copyright ©2012 Computer Orgzi

29、ation Group.s.RFload指令第五個時鐘周期011Copyright ©2012 Computer Orgziation Group.s.RF指令周期流程圖Copyright ©2012 Computer Orgziation Group.s.單總線互連結構總線作為CPU多個部件間傳輸數據的公共通路，使得CPU內部結構更規整。但總線傳輸的“互斥性”決定了 一條總線上只能進行串行的傳送操作，降低了操作間的并行性，從而導致指令周期延長。r 數據通路基本結構Copyright ©2012 Computer Orgziation Group.s.單總線結構（

30、續）r 基于通用寄存器的單總線CPU數據通路Copyright ©2012 Computer Orgziation Group.s.指令周期數據流圖：第一、二個時鐘周期1111MARAIR111Copyright ©2012 Computer Orgziation Group.s.指令周期數據流圖：第三、四個時鐘周期111100PC1B11000Copyright ©2012 Computer Orgziation Group.s.ExtSel00011011擴展方式SigExt( IR15-0)SigExt (IR15-0)<<2立即數4IR25-0

31、<<2指令周期數據流圖：第五個時鐘周期100Copyright ©2012 Computer Orgziation Group.s.A1ADD第六、七個時鐘周期1RF10011101Copyright ©2012 Computer Orgziation Group.s.101B雙總線結構在單總線結構中，總線上操作非常繁忙，但部件間操作并行性較低。提高操作并行性的方法：¦ 在單總線數據通路中建立一條或者多條通路¦ 構造并行總線，² 雙總線結構² 三總線結構總線事務并行地完成Copyright ©2012 Compu

32、ter Orgziation Group.s.雙總線結構（續）r 數據通路基本結構Copyright ©2012 Computer Orgziation Group.s.雙總線結構（續）r 完整數據通路Copyright ©2012 Computer Orgziation Group.s.數據通路隨堂測試r 請用RTL描述上述數據通路執行算數邏輯運算、lw、sw、beq和J指令的過程；r 每條指令的CPI各是多少？r 為提高指令執行效率，上述數據通路可否優化？如何優化？r 請用RTL描述優化后上述指令的執行過程。Copyright ©2012 Computer O

33、rgziation Group.s.三總線結構r 數據通路基本結構Copyright ©2012 Computer Orgziation Group.s.不同互連結構性能比較多周期CPU中不同類型指令的指令周期不同?？梢杂弥噶钪芷谥兴臅r鐘周期數 CPI 衡量指令周期的大小。而指令系統的平均CPI可以作為衡量CPU速度的一個指標。一個程序平均CPI計算公式如下：CPI= CPU時鐘周期數 = å（指令數i´ CPIi）指令數iå=´ CPIi )（指令數指令數指令數指令數i指令數i¦¦第i類指令在程序中出現的總條數；第i

34、類指令在程序中出現的頻度；第i類指令的CPI。指令數CPIi¦Copyright ©2012 Computer Orgziation Group.s.不同互連結構性能比較（續）10條MIPS 32指令中，按照各自CPI可以將它們分為5類：取數指令、存數指令、算術/邏輯指令、分支指令和跳轉指令。假設這5類指令在程序中出現的頻度依次為：30%、10%、40%、10%和10%，由不同多周期結構實現的該指令集的平均CPI如下：Copyright ©2012 Computer Orgziation Group.s.目錄第七章處理器7.17.27.3CPU的功能和組成CPU的

35、設計方法CPU數據通路的結構和組成7.4 中斷系統7.5 單周期CPU數據通路7.6 多周期數據通路7.7 指令流水處理器Copyright ©2012 Computer Orgziation Group.s.指令流水原理流水線CPU可以采用類似單周期數據通路。但是，通過重疊執行多條指令來提高硬件利用率，從而使CPU獲得更高的效率。r 指令流水將指令的執行過程分為幾個階段，每個階段由數據通路中不同操作部件執行，不同指令多個階段在時間上重疊。¦ 取指令（FI）：從指令器中指令。¦ 指令譯碼（ID）：分析當前指令，同時寄存器。¦ 執行指令（EX）：執行指令操

36、作或計算地址。¦（MA）：對數據器器進行讀寫操作。¦ 數據寫回（WB）：將操作結果寫回寄存器。Copyright ©2012 Computer Orgziation Group.s.指令流水原理（續）（a）非流水線（b）流水線Copyright ©2012 Computer Orgziation Group.s.流水線由于某些流水段不能正常工作，而引起流水線停頓。（hazard）。這種現象稱為流水線r 指令流水線的圖形表示¦ 添加陰影表示該被指令所使用¦ 為了區別寄存器堆的讀操作、寫操作，器的讀操作、寫操作，分別用左半邊和右半邊的陰影

37、來表示，即右半邊陰影表示讀操作，左半邊陰影表示寫操作。Copyright ©2012 Computer Orgziation Group.s.流水線（續）Copyright ©2012 Computer Orgziation Group.s.結構流水線r 結構¦ 結構是由于指令間競爭硬件而的。¦ 單周期數據通路采用部件冗余技術實現，避免了結構，所以，流水CPU數據通路可以通過改進單周期CPU數據通路來實現。Copyright ©2012 Computer Orgziation Group.s.數據流水線r 數據生產數據的源指令和消費數據的目的指

38、令重疊執行時， 不能滿足程序所要求的指令間數據處理的先后關系。¦ R-型指令間數據相關¦ R-型和I-型指令間數據相關¦ I-型和R-型指令間數據相關¦ I-型和I-型指令間數據相關Copyright ©2012 Computer Orgziation Group.s.流水線r條件轉移指令做出決定之前，其后續指令已經出現在流水線中。這時，如果決定的結果與已經進入流水線的指 令序列不同的話，條件轉移之后指令的執行就是無效的。Copyright ©2012 Computer Orgziation Group.s.指令流水線性能通常，流水線

39、的性能用吞吐率、標來衡量。r 吞吐率比和效率三項指¦ 吞吐率指數量。¦ 吞吐率又有最大吞吐率和實際吞吐率之分。時間內流水線所完成指令或輸出結果的² 最大吞吐率指流水線在連續獲得的吞吐率。達到穩定狀態后所1=TPmaxt 0² 實際吞吐率指流水線完成 n 條指令的實際吞吐率。nnnTP =TPamax+ kt0t0 (n + m + k -1)n + m + k -10mCopyright ©2012 Computer Orgziation Group.s.指令流水線性能（續）r比¦比是某程序以流水線執行的速度與等功能的非流水線執行的速

40、度之比。¦比Snmt0nmmS =m + n -11+ (m -1) / n0m¦ 在n>>m時，Smaxm。即當流水線各段時間相等時，其最大比等于流水線的段數。Copyright ©2012 Computer Orgziation Group.s.指令流水線性能（續）r 效率¦ 效率是指流水線中各功能段部件的利用率。¦ m段流水線連續執行n條指令的效率為：m nt 0n1E =m + n - 1 =S = TPp· t0m ( m + n - 1)t 0mCopyright ©2012 Computer Org

41、ziation Group.s.同步流水線一般結構單周期數據通路可以避免流水線的結構通過改進單周期數據來實現流水線數據通路。r 單周期數據通路操作分析，通常，Copyright ©2012 Computer Orgziation Group.s.同步流水線一般結構（續）¦ 取指令（FI）：先從指令器中取出指令，再由加法器I修正PC值（PC+4），然后寫回到PC。¦ 指令譯碼（ID）：由器對指令操作碼進行譯碼確定指令類型，并且從寄存器堆讀出數據。¦ 執行指令（EX）：由ALU對數據進行 數地址，并且由加法器II計算轉移地址?；蛘哂嬎悴僮?#166;數據（M

42、A）：從數據器寫入數據。器器數據，或者向¦ 寫寄存器（WB）：將數據寫入寄存器堆。Copyright ©2012 Computer Orgziation Group.s.同步流水線一般結構（續）r 同步流水線數據通路框架為了使多條指令共享流水線數據通路，且保證流水線能夠正確處理指令，必須在兩個流水段之間設置緩存，稱為級間寄存器。Copyright ©2012 Computer Orgziation Group.s.流水CPU基本數據通路r 設置級間寄存器¦ FI/ID級間² 指令寄存器（IR）：指令代碼² 順序程序計數器（NPC1）：

43、順序執行指令地址¦ ID/EX級間² 指令寄存器（IR）：指令代碼² 順序程序計數器（NPC1）：順序執行指令地址² 源寄存器1（Rs）：Rs的內容² 源寄存器2（Rt）：Rt的內容² 立即數寄存器（Imm-32）： 16位立即數符號擴展后的32位立即數Copyright ©2012 Computer Orgziation Group.s.流水CPU基本數據通路（續）¦ EX/MA級間² 指令寄存器（IR）：指令代碼² 源寄存器2（Rt）：Rt的內容² 分支地址寄存器（NPC2）：分支指令的目的地址² 轉移地址寄存器（NPC3）：轉移指令的目的地址² ALU結