1、4.1 總線標準及結構總線標準及結構4.2 幾種常用芯片幾種常用芯片4.3 最小工作方式總線時序及形成最小工作方式總線時序及形成4.4 最大工作方式總線時序及形成最大工作方式總線時序及形成一、一、總線標準總線標準1 1. . 總線標準的特性總線標準的特性 總線是一組總線是一組公用導線公用導線，是計算機系統的重要組成部分。它是計算機，是計算機系統的重要組成部分。它是計算機系統中模塊（或子系統）之間傳輸系統中模塊（或子系統）之間傳輸數據數據、地址地址和和控制信息控制信息的的公共公共通道通道。目前的微機系統中，均采用目前的微機系統中，均采用標準化標準化總線結構。總線結構。總線標準有以下四個特性：總線

2、標準有以下四個特性：(1) (1) 物理特性物理特性 指總線物理連接的方式。包括總線的根數、總線的插頭、插座的指總線物理連接的方式。包括總線的根數、總線的插頭、插座的形狀、引腳如何排列等。例如，形狀、引腳如何排列等。例如，IBM PC/XT機的總線共有機的總線共有62根線，根線，分兩排編號，當插件板插到連接槽中后，左面是分兩排編號，當插件板插到連接槽中后，左面是B面，面，A面是元件面。面是元件面。(2) (2) 功能特性功能特性 描寫的是這一組總線中每一根線的功能。描寫的是這一組總線中每一根線的功能。(3) (3) 電氣特性電氣特性 定義每一根線上信號的傳遞方向及有效電平范圍。一般規定送入定義

3、每一根線上信號的傳遞方向及有效電平范圍。一般規定送入CPU的信號為的信號為IN，從，從CPU送出的信號為送出的信號為OUT。(4) (4) 時間特性時間特性 定義了每根線上的信號在什么時間有效。定義了每根線上的信號在什么時間有效。2 2. . 總線的分類總線的分類(1) (1) 片內總線片內總線指連接集成電路芯片內部各功能單元的信息通路。指連接集成電路芯片內部各功能單元的信息通路。(2) (2) 元件級（板內）總線元件級（板內）總線指連接同一個插板內各個元件的總線，包括指連接同一個插板內各個元件的總線，包括AB、CB、DB三種。三種。(3) (3) 系統總線（內總線）系統總線（內總線） 系統總

4、線微機機箱內的底板總線，用來連接構成微機的各個插件系統總線微機機箱內的底板總線，用來連接構成微機的各個插件板。在板。在80X86系列微機中，使用的系統總線主要有以下幾種：系列微機中，使用的系統總線主要有以下幾種： ISA(Industry Standard Architecture)總線總線 由由IBM公司推出的公司推出的16位標準總線，它由位標準總線，它由8位的位的PC總線擴展而來，總線擴展而來，數據傳輸率為數據傳輸率為8MB/s，主要用于，主要用于IBM PC/XT、AT及兼容機上，也可用及兼容機上，也可用在在80386/80486機上。機上。 EISA(Extend Industry S

5、tandard Architecture)總線總線 由由COMPAQ、HP、AST等多家公司聯合推出的等多家公司聯合推出的32位標準總線，位標準總線，時鐘速度為時鐘速度為8MHz，數據傳輸率為，數據傳輸率為33MB/s，用于，用于32位微機。位微機。 VESA總線總線 視頻電子標準協會視頻電子標準協會(Video Electronics Standards Association)聯合聯合多家公司推出的全開放通用局部總線。是多家公司推出的全開放通用局部總線。是32位標準總線，數據傳輸率位標準總線，數據傳輸率為為133MB/s，時鐘頻率，時鐘頻率33MHz，它適用于它適用于80486微機微機。

6、PCI(Peripheral Component Interconnect)總線總線 是是Intel公司推出的公司推出的32/64位標準總線。數據傳輸率為位標準總線。數據傳輸率為132MB/s，適，適用于用于Pentium微機。微機。PCI總線是同步且獨立于微處理器的，具有即插即總線是同步且獨立于微處理器的，具有即插即用的特性。用的特性。PCI總線允許任何微處理器通過橋接口連接到總線允許任何微處理器通過橋接口連接到PCI總線上。總線上。 PCI Express總線總線 最新的總線和接口標準，是由最新的總線和接口標準，是由Intel提出的下一代系統總線標準。提出的下一代系統總線標準。采用了目前業

7、內流行的點對點串行連接，每個設備都有自己的專用連采用了目前業內流行的點對點串行連接，每個設備都有自己的專用連接，而不需要向整個總線請求帶寬。接，而不需要向整個總線請求帶寬。PCI-E的接口根據總線位寬不同的接口根據總線位寬不同而有所差異，常用的包括而有所差異，常用的包括x1, x4, x8及及x16。它的時鐘頻率是。它的時鐘頻率是100MHz，傳輸速度為傳輸速度為250MB/s(x1)或或4GB/s(x16)。幾種計算機總線特性對照表幾種計算機總線特性對照表(4) (4) 外部總線（通信總線）外部總線（通信總線） 外部總線用于微機系統與系統之間，系統與外部設備之間的信息通外部總線用于微機系統與

8、系統之間，系統與外部設備之間的信息通路。數據的傳送方式有并行方式和串行方式。例如，串行通信的路。數據的傳送方式有并行方式和串行方式。例如，串行通信的EIR-RS 232總線，連接儀器儀表的總線，連接儀器儀表的IEEE-488總線等。總線等。 USB(Universal Serial Bus)總線總線 它在它在1994年底由年底由COMPAQ、IBM、Microsoft等多家公司聯合等多家公司聯合提出，提出，2001年底又公布了年底又公布了USB 2.0規范。規范。USB數據傳輸速度有三種：數據傳輸速度有三種：480MB/s、 15MB/s和和1.5MB/s。 USB連接方式十分靈活，支持即插即

9、用，不需要單獨的供電系統，連接方式十分靈活，支持即插即用，不需要單獨的供電系統，可支持多達可支持多達127個外圍設備同時連接到個外圍設備同時連接到USB總線上。它采用集中控制策總線上。它采用集中控制策略，由略，由USB主控器引發所有的傳輸操作，不會產生沖突；占用資源少，主控器引發所有的傳輸操作，不會產生沖突；占用資源少，USB總線占用的微機系統資源（總線占用的微機系統資源（I/O端口、地址、中斷等）只相當于一端口、地址、中斷等）只相當于一個外圍設備所需的資源。個外圍設備所需的資源。USB總線通過一條總線通過一條4線串行電纜訪問線串行電纜訪問USB設備。設備。 IEEE 1394總線總線 別名火

10、線別名火線(Fire Wire)接口，是由蘋果公司領導的開發聯盟開發的接口，是由蘋果公司領導的開發聯盟開發的一種高速傳送接口，數據傳輸速率一般為一種高速傳送接口，數據傳輸速率一般為400Mbps或或800Mbps。此接。此接口主要用于數字成像和廣播電視領域，支持的產品包括數字相機或攝口主要用于數字成像和廣播電視領域，支持的產品包括數字相機或攝像機等。像機等。二、總線結構二、總線結構 隨著微型計算機的發展，總線的結構從面向系統的單總線結構發展隨著微型計算機的發展，總線的結構從面向系統的單總線結構發展到面向存儲器的雙總線結構。到面向存儲器的雙總線結構。1 1. . 單總線結構單總線結構 單總線結構

11、如下圖所示，系統的內部存儲器和單總線結構如下圖所示，系統的內部存儲器和I/O接口均掛在單總接口均掛在單總線上。線上。CPU與與I/O接口、存儲器及各個接口、存儲器及各個I/O接口之間的信息傳送都通過總接口之間的信息傳送都通過總線進行。線進行。微機單總線結構微機單總線結構 單總線結構的優點是控制簡單，易于擴充系統配置單總線結構的優點是控制簡單，易于擴充系統配置I/O設備，但是設備，但是由于系統所有的部件和設備都連在一組總線上，總線只能由于系統所有的部件和設備都連在一組總線上，總線只能分時工作分時工作，因，因而使數據傳輸量受限。而使數據傳輸量受限。2 2. . 面向面向CPU的雙總線結構的雙總線結

12、構 面向面向CPU的雙總線結構的雙總線結構如下圖所示，它是在如下圖所示，它是在CPU和主存儲器之間，和主存儲器之間，CPU與與I/O設備之間分別設置一組總線。設備之間分別設置一組總線。面向面向CPU的雙的雙總線結構總線結構 雙總線結構通過存儲總線使雙總線結構通過存儲總線使CPU對主存儲器進行讀對主存儲器進行讀/寫操作，而寫操作，而CPU與與I/O設備之間的信息交換通過輸入設備之間的信息交換通過輸入/輸出總線，從而提高了微機系統的輸出總線，從而提高了微機系統的數據傳送效率。雙總線結構的缺點是外設與主存之間沒有直接通路，要數據傳送效率。雙總線結構的缺點是外設與主存之間沒有直接通路，要通過通過CPU

13、進行信息交換，降低了進行信息交換，降低了CPU的工作效率。的工作效率。3 3. . 面向主存儲器的雙總線結構面向主存儲器的雙總線結構面向主存儲器的雙總線結構面向主存儲器的雙總線結構如下圖所示。如下圖所示。面向主存儲器面向主存儲器的雙的雙總線結構總線結構 它結合了以上它結合了以上兩種總線的特點，所有的部件和設備均掛到總線上，兩種總線的特點，所有的部件和設備均掛到總線上，可以通過總線交換信息，同時又在可以通過總線交換信息，同時又在CPU與主存儲器之間增加了一組高速與主存儲器之間增加了一組高速存儲總線，使存儲總線，使CPU與主存之間可以直接高速交換信息。這種結構提高了與主存之間可以直接高速交換信息。

14、這種結構提高了信息傳送效率，同時也不降低信息傳送效率，同時也不降低CPU的工作效率，通常在的工作效率，通常在80286以上微機以上微機中采用面向主存儲器的雙總線結構。中采用面向主存儲器的雙總線結構。4.1 總線標準及結構總線標準及結構4.2 幾種常用芯片幾種常用芯片4.3 最小工作方式總線時序及形成最小工作方式總線時序及形成4.4 最大工作方式總線時序及形成最大工作方式總線時序及形成1 1. . 三態門三態門74LS244 (8位數據單向緩沖器位數據單向緩沖器)(a) 74LS244引腳圖引腳圖AY0000111X三態三態G(b) 74LS244 邏輯功能邏輯功能2. 2. 雙向三態門雙向三態

15、門74LS245 (8位數據雙向緩沖器位數據雙向緩沖器)或或8286 連接在總線上的緩沖器都應具有三態輸出能力，連接在總線上的緩沖器都應具有三態輸出能力，74LS244與與74LS245就是最常用的緩沖器。除緩沖作用外，它們還能提高總線的驅動能力就是最常用的緩沖器。除緩沖作用外，它們還能提高總線的驅動能力。(a) 74LS245引腳圖引腳圖DIR方方 向向00A B01A B1XA、B邊均為高阻邊均為高阻(b) 74LS245 邏輯功能邏輯功能G3 3. . 雙向三態門雙向三態門74LS373 (8位鎖存器位鎖存器)或或8282(a) 74LS373引腳圖引腳圖LEDiOi0100011100

16、X保持保持1XX為高阻為高阻(b) 74LS373 邏輯功能邏輯功能OEDO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0地址鎖存器地址鎖存器8282引腳信號引腳信號4.1 總線標準及結構總線標準及結構4.2 幾種常用芯片幾種常用芯片4.3 最小工作方式總線時序及形成最小工作方式總線時序及形成4.4 最大工作方式總線時序及形成最大工作方式總線時序及形成一、兩種工作方式一、兩種工作方式最小方式最小方式 最大方式最大方式 8086兩種工作方式引腳圖兩種工作方式引

17、腳圖1 (接接+5V) 工作于最小方式工作于最小方式0 (接接地地) 工作于最大方式工作于最大方式 條件條件最小工作模式：最小工作模式： MN/MX=H最大工作模式：最大工作模式： MN/MX=L 特點特點最小工作模式：最小工作模式： 最大工作模式：最大工作模式： 控制線由控制線由CPU自身產生自身產生 控制線由總線控制芯片控制線由總線控制芯片8288產生產生 應用應用最小工作模式：最小工作模式： 硬件簡單，用于專用機硬件簡單，用于專用機最大工作模式：最大工作模式： 硬件復雜，用于系統機硬件復雜，用于系統機Note:要求要求掌握掌握最小工作模式，了解最大工作模式最小工作模式，了解最大工作模式二

18、、總線周期二、總線周期 時序：時序： 三種總線上出現的信息不僅有三種總線上出現的信息不僅有嚴格的順序嚴格的順序，而且有，而且有準確的準確的時間時間，稱為，稱為定時或時序定時或時序。 時鐘：時鐘： 時鐘脈沖發生器時鐘脈沖發生器產生具有一定頻率和占空比的脈沖信號，產生具有一定頻率和占空比的脈沖信號，稱之為機器的主脈沖或時鐘。稱之為機器的主脈沖或時鐘。 主頻：主頻： 時鐘的時鐘的頻率頻率，是機器的一個重要指標。，是機器的一個重要指標。 時鐘周期：時鐘周期： 主頻的主頻的倒數，是倒數，是CPU的基本時間計量單位。也叫一個的基本時間計量單位。也叫一個T周期周期或或T狀態狀態，或，或一個節拍一個節拍。80

19、86主頻為主頻為5MHz，則一個時鐘周期為，則一個時鐘周期為200ns。 總線周期：總線周期：CPU通過總線對外部（存貯器或通過總線對外部（存貯器或I/O接口）進行一次接口）進行一次訪問所需的時間稱為一個訪問所需的時間稱為一個總線周期總線周期或或機器周期機器周期。 時序圖：時序圖： 描述某一操作過程中，芯片描述某一操作過程中，芯片/總線上有關引腳信號隨時間總線上有關引腳信號隨時間發生變化的關系圖。發生變化的關系圖。1 1. .一般的時序一般的時序 在兩個總線周在兩個總線周期之間執行期之間執行空空閑周期閑周期Ti Tw為用來等待存儲器或為用來等待存儲器或I/O接口響應的接口響應的等待狀態等待狀態

20、一個一個最基本最基本的總線周期的總線周期由由4個時鐘個時鐘周期組成：用周期組成：用T1 ,T2, T3和和T4 表示。處表示。處在在這些基本時鐘周期中的總這些基本時鐘周期中的總線狀態線狀態稱為稱為T狀態狀態。 T1狀態：狀態： CPU往多路復用總線上往多路復用總線上發送地址發送地址信息，選中所要尋址的信息，選中所要尋址的存存儲單元儲單元或或外設端口外設端口地址。地址。 T2狀態：狀態： CPU從總線上從總線上撤銷地址撤銷地址，并使總線的，并使總線的低低16位位浮置成浮置成高阻高阻狀狀態，為傳送數據做準備。態，為傳送數據做準備。 T4狀態：狀態：調整調整CPU內部狀態，總線周期結束。內部狀態，總

21、線周期結束。 空閑周期空閑周期Ti： 兩個兩個總線周期之間總線周期之間，若干個時鐘周期。，若干個時鐘周期。 T3狀態：狀態： 總線的總線的高高4位位繼續提供繼續提供狀態狀態信息，信息，低低16位位將出現由將出現由CPU寫寫出的數據，或出的數據，或CPU從存儲器或外設端口讀入的數據。從存儲器或外設端口讀入的數據。 等待等待狀態：狀態： 有些情況下，有些情況下，I/O或或M不能及時配合不能及時配合CPU傳送數據，在傳送數據，在T3狀態啟動之前狀態啟動之前它會通過它會通過READY引腳向引腳向CPU發一個發一個“未準備好未準備好”信號。信號。 CPU在在T3狀態之后狀態之后自動插入一個時鐘周期自動插

22、入一個時鐘周期Tw。READY在在Tw中間被再次采樣，以確定下一狀態是中間被再次采樣，以確定下一狀態是Tw還是還是T4。2 2. .時鐘產生器時鐘產生器8284A8284A( (1) CLK(1) CLK(輸入輸入,19,19腳腳) )時鐘信號輸入端時鐘信號輸入端 時鐘信號時鐘信號占空比為占空比為33%時是最佳時是最佳狀態。狀態。最高頻率對最高頻率對8086和和8088為為5MHz，對，對8086-2為為8MHz，對，對8086-1為為10MHz。 8086/8088的的CLK信信號必須由號必須由8284A時鐘發生器時鐘發生器產生。產生。 ( (2 2) RESET() RESET(輸入輸入,

23、21,21腳腳) )系統復位信號系統復位信號 高高電平有效（至少保持電平有效（至少保持4個時鐘周期個時鐘周期），復位信號上升沿要與），復位信號上升沿要與CLK下降沿同步。下降沿同步。初次初次接通電源時所引起的復位，則要求維持的高電接通電源時所引起的復位，則要求維持的高電平平不能小于不能小于50s。復位。復位RESET信號信號有效時，有效時，CPU清除清除IP，DS，ES，SS，標志，標志寄存器寄存器和指令隊列為和指令隊列為0，置，置CS為為0FFFFH。該信號結束后。該信號結束后，CPU從存貯器的從存貯器的0FFFF0H地址開始讀取和執行指令地址開始讀取和執行指令。系統。系統加電加電或用或用戶

24、在戶在鍵盤上進行鍵盤上進行“RESET”操作時操作時產生產生RESET信號信號。( (3 3) READY() READY(輸入輸入,22,22腳腳) )讀寫等待信號讀寫等待信號 輸入到輸入到8086/8088的的READY信號有一些嚴格的定時要求。這個操信號有一些嚴格的定時要求。這個操作的定時要求由作的定時要求由8284A時鐘產生器內部的時鐘產生器內部的READY同步電路來實現，同步電路來實現， 8284A實際上不只是時鐘電路，它實際上不只是時鐘電路，它除了提供除了提供頻率恒定的時鐘信號外，頻率恒定的時鐘信號外，還具有復位還具有復位信號信號發生電路和準備好信號控制電路。復位發生電路和準備好信

25、號控制電路。復位信號信號發生電路發生電路產生系統復位信號產生系統復位信號RESET，準備好準備好信號控制電路用于對存儲器或信號控制電路用于對存儲器或I/O接接口口產生產生的準備好信號的準備好信號READY進行同步。進行同步。8284A的的典型典型用法用法如下圖所示：如下圖所示： 供給供給8284A的頻率源可來自的頻率源可來自脈沖發生器脈沖發生器（接接在在EFI引腳上），也可引腳上），也可來自振蕩器（來自振蕩器（接在接在X1 和和X2 之間）。如果之間）。如果F/C接接+5V，則，則由由EFI輸入輸入決定決定頻率；若頻率；若F/C接地，便由振蕩器接地，便由振蕩器決定時鐘決定時鐘頻率。不管在哪種情

26、況下，時頻率。不管在哪種情況下，時鐘鐘輸出輸出CLK的頻率是輸入頻率的三分之一的頻率是輸入頻率的三分之一。3 3. .讀讀/ /寫時序（最小方式）寫時序（最小方式）三、系統總線形成三、系統總線形成微處理器級總線微處理器級總線系系統統地地址址總總線線1 1. .地址總線形成地址總線形成2 2. .數據總線形成數據總線形成微處理器級總線微處理器級總線系系統統數數據據總總線線3. 80863. 8086工作工作在在最小方式下的系統結構圖最小方式下的系統結構圖小結：小結：8086 CPU工作于最小方式下，系統總線如下：工作于最小方式下，系統總線如下：8086 CPU最最小小方方式式系系統統總總線線A1

27、9- -A16A15- -A0D15- -D8D7- -D0BHEM/IONMIWRRDINTRINTA8088 CPU工作于最小方式下，系統總線如下：工作于最小方式下，系統總線如下：8088 CPU最最小小方方式式系系統統總總線線A19- -A16A15- -A0D7- -D0IO/MNMIWRRDINTRINTA4.1 總線標準及結構總線標準及結構4.2 幾種常用芯片幾種常用芯片4.3 最小工作方式總線時序及形成最小工作方式總線時序及形成4.4 最大工作方式總線時序及形成最大工作方式總線時序及形成一、引腳功能一、引腳功能1. QS1. QS1 1、QSQS0 0( (輸輸出出) ) 指令隊

28、列輸出指令隊列輸出。它們用來提供。它們用來提供8086內部指令隊列的狀態。內部指令隊列的狀態。QS1QS0指令隊列狀態指令隊列狀態00無操作，隊列中指令未被取出無操作，隊列中指令未被取出01從隊列中取出當前指令的第一字節從隊列中取出當前指令的第一字節10隊列空隊列空11從隊列中取出指令的后續字節從隊列中取出指令的后續字節 為了為了滿足多處理器系統的需要，又不增加引腳個數，滿足多處理器系統的需要，又不增加引腳個數，8086 CPU工工作在最大方式時，有作在最大方式時，有2431控制引腳與最小方式時功能不同，而其他引控制引腳與最小方式時功能不同，而其他引腳與最小方式時功能是相同的。腳與最小方式時功

29、能是相同的。 CPU通過通過2431控制引腳輸出操作狀態控制引腳輸出操作狀態信息信息，這些控制引腳各自有，這些控制引腳各自有獨立的意義，外部獨立的意義，外部通過通過8288總線控制器譯碼方法來產生更多具體總線控制器譯碼方法來產生更多具體的控制的控制信號信號。這些控制引腳的功能定義如下。這些控制引腳的功能定義如下：2. S2. S2 2、 S S1 1 、S S0 0( (輸出，三態輸出，三態) ) 狀態狀態信號信號輸出引腳，輸出引腳，這這3位狀態的組合表示位狀態的組合表示CPU當前當前總線周期的操總線周期的操作類型。作類型。8288總線控制器總線控制器接收這接收這3位狀態信息，產生訪問存儲器和

30、位狀態信息，產生訪問存儲器和I/O端端口口的控制信號的控制信號和對和對74LS373、74LS245的的控制信號控制信號。下表給出了這。下表給出了這3個狀個狀態信號的編碼及態信號的編碼及由由8288產生的對應信號產生的對應信號。 S2 S1 S0操作狀態操作狀態8288產生的信號產生的信號 0 0 0中斷響應中斷響應INTA 0 0 1讀讀I/O端口端口IORC 0 1 0寫寫I/O端口端口IOWC，AIOWC 0 1 1暫停暫停無無 1 0 0取指令取指令MRDC 1 0 1讀存儲器讀存儲器MRDC 1 1 0寫存儲器寫存儲器MWTC，AMWC 1 1 1保留保留無無3. LOCK(3. LOCK(輸出，三態輸出，三態) ) 總線總線鎖定信號，低電平有效。鎖定信號，低電平有效。CPU輸出此信號表示輸出此信號表示不允許不允許總線上的總線上的主控設備占用總線。該信號由指令主控設備占用總線。該信號由指令前綴前綴LOCK使其有效，并維持到下一使其有效，并維持到下一條指令執行完畢為止條指令執行完畢為止。此外。此外，CPU的