1、1微型計算機原理及應用22 2存儲器存儲器 觸發器觸發器寄存器寄存器算術邏輯單元算術邏輯單元1 14 47 73 3三態輸出電路三態輸出電路5 56 6譯碼器譯碼器 存儲器存儲器 總線結構總線結構 31 1 算術邏輯單元算術邏輯單元算術邏輯單元算術邏輯單元ALUALU既能進行二進制數的四則運算，也既能進行二進制數的四則運算，也能進行布爾代數的邏輯運算。能進行布爾代數的邏輯運算。 ALUALU的符號如下圖的符號如下圖所示。所示。A A和和B B為兩個二進制數，為兩個二進制數，S S為其運算結果，為其運算結果，controlcontrol為控制信號。為控制信號。為了不使初學者陷入為了不使初學者陷入

2、復雜的電路分析之中，復雜的電路分析之中，我們不打算在邏輯運我們不打算在邏輯運算問題上開展討論。算問題上開展討論。僅討論一下加減算術僅討論一下加減算術運算。運算。41 1 算術邏輯單元算術邏輯單元(1)(1)二進制數的相加二進制數的相加例例1 1 兩個二進制數相加的幾個算式：兩個二進制數相加的幾個算式：51 1 算術邏輯單元算術邏輯單元左上式中，加數左上式中，加數A A和被加數和被加數B B都是都是1 1位數，其和位數，其和S S變成變成2 2位數，這位數，這是因為相加結果產生進位之故。是因為相加結果產生進位之故。右上式中，右上式中，A A和和B B都是都是2 2位數，相加結果位數，相加結果S

3、S也是也是2 2位數，因為相加位數，因為相加結果不產生進位。結果不產生進位。左下式中，左下式中，A A和和B B都是都是2 2位數，相加結果位數，相加結果S S是是3 3位數，這也是產生位數，這也是產生了進位之故。了進位之故。右下式中，是左下式的另一種寫法，以便看出右下式中，是左下式的另一種寫法，以便看出“進位進位”究竟究竟是什么意義。第是什么意義。第1 1位位( (或稱或稱0 0權位權位) )是不可能有進位的，要求是不可能有進位的，要求參與運算的就只有兩個數參與運算的就只有兩個數A0A0和和B0B0，其結果為，其結果為S0S0。第。第2 2位位( (或或稱稱1 1權位權位) )就是就是3 3

4、個數個數A1A1，B1B1及及C1C1參與運算了。其中參與運算了。其中C1C1是由是由于第于第1 1位相加的結果產生的進位。此位相加的結果產生的進位。此3 3個數相加的結果其總個數相加的結果其總和為和為S1=1S1=1，同時又產生進位，同時又產生進位C2C2，送入下一位，送入下一位( (第第3 3位位) )。第。第3 3位位( (或稱或稱2 2權位權位) )也是也是3 3個數個數A2A2，B2B2及及C2C2參加運算。由于參加運算。由于A2A2及及B2B2都是都是0 0，所以，所以C2C2即等于第即等于第3 3位的相加結果位的相加結果S2S2。61 1 算術邏輯單元算術邏輯單元從以上幾算式的分

5、析可得出下列結論：從以上幾算式的分析可得出下列結論：兩個二進制數兩個二進制數A=A3A2A1A0A=A3A2A1A0，B=B3B2B1B0B=B3B2B1B0相加時，可以逐位相加。相加時，可以逐位相加。則從最右邊第則從最右邊第1 1位位( (即即0 0權位權位) )開始，逐位相加，其結果可以寫開始，逐位相加，其結果可以寫成：成：S=S3S2S1S0S=S3S2S1S0其中各位是分別求出的：其中各位是分別求出的：A0+B0C1S0,A1+B1+C1C2S1,A2+B2+C2C3S2,A3+B3+C3C4S3A0+B0C1S0,A1+B1+C1C2S1,A2+B2+C2C3S2,A3+B3+C3C

6、4S3最后所得的和是：最后所得的和是：C4S3S2S1S0C4S3S2S1S0右邊第右邊第1 1位相加的電路要求：位相加的電路要求：輸入量為兩個，即輸入量為兩個，即A0A0及及B0B0；輸出量為兩個，即；輸出量為兩個，即S0S0及及C1C1。這樣的一個二進制位相加的電路稱為半加器這樣的一個二進制位相加的電路稱為半加器(half adder)(half adder)。從右邊第從右邊第2 2位開始，各位可以對應相加。各位對應相加時的電位開始，各位可以對應相加。各位對應相加時的電路要求：輸入量為路要求：輸入量為3 3個，即個，即Ai,Bi,CiAi,Bi,Ci；輸出量為兩個，即；輸出量為兩個，即Si

7、,Ci+1Si,Ci+1。這樣的一個二進制位相加的電路稱為全加器這樣的一個二進制位相加的電路稱為全加器(full adder)(full adder)。71 1 算術邏輯單元算術邏輯單元（2 2）半加器）半加器僅考慮加數和被加數而不考慮低位進位的加法運算即為半加。能僅考慮加數和被加數而不考慮低位進位的加法運算即為半加。能實現半加邏輯功能的電路即為半加器。實現半加邏輯功能的電路即為半加器。如果如果AiAi、BiBi是兩個相加的是兩個相加的1 1位二進制數，位二進制數，SiSi是半加和，是半加和，CiCi是半加是半加進位，那么根據半加器的功能可列出如下表所示的真值表。進位，那么根據半加器的功能可列

8、出如下表所示的真值表。由真值表可直接寫出邏輯表達式為由真值表可直接寫出邏輯表達式為由此畫出半加器的電路如右圖所示。由此畫出半加器的電路如右圖所示。iiiiiiiBABABASiiiBAC 81 1 算術邏輯單元算術邏輯單元（3 3）全加器）全加器不僅考慮加數和被加數，而且考慮低位進位的加法運算即為全加。不僅考慮加數和被加數，而且考慮低位進位的加法運算即為全加。能實現全加邏輯功能的電路即為全加器。加數、被加數和來能實現全加邏輯功能的電路即為全加器。加數、被加數和來自低位的進位三者中，如果自低位的進位三者中，如果1 1的個數為奇數則其和為的個數為奇數則其和為1 1；如果；如果1 1的個數多于的個數

9、多于1 1個，則要向其高位的進位為個，則要向其高位的進位為1 1。所以可以直接寫。所以可以直接寫出邏輯表達式。出邏輯表達式。如果用如果用A Ai i、B Bi i表示表示A A、B B兩個數中的第兩個數中的第i i位，用位，用C Ci i表示來自低位（第表示來自低位（第i i-1-1位）的進位，用位）的進位，用S Si i表示全加和，用表示全加和，用C Ci+1i+1表示送給高位（第表示送給高位（第i i+1+1位）的進位，那么全加器的邏輯表達式為位）的進位，那么全加器的邏輯表達式為由此畫出全加器的電路如右圖所示。由此畫出全加器的電路如右圖所示。91 1 算術邏輯單元算術邏輯單元（4 4）半加

10、器及全加器的邏輯符號）半加器及全加器的邏輯符號半加器及全加器的邏輯符號如下圖所示。半加器及全加器的邏輯符號如下圖所示。101 1 算術邏輯單元算術邏輯單元（5 5）二進制數的加法電路二進制數的加法電路設設A=1010B=10,B=1011B=11A=1010B=10,B=1011B=11則可安排如下圖所示的加法電路。則可安排如下圖所示的加法電路。A A與與B B相加，寫成豎式算法如右下：相加，寫成豎式算法如右下：即其相加結果為即其相加結果為S=10101S=10101。從加法電路，可看到同樣的結果：從加法電路，可看到同樣的結果：S=C4S3S2S1S0=10101BS=C4S3S2S1S0=1

11、0101B111 1 算術邏輯單元算術邏輯單元(6)(6)二進制數的減法運算二進制數的減法運算在微型計算機中，沒有專用的減法器，而是將減法運算改變在微型計算機中，沒有專用的減法器，而是將減法運算改變為加法運算。其原理是：將減號及減數為加法運算。其原理是：將減號及減數B B視為負數，再與視為負數，再與被減數被減數A A相加，即相加，即A-B=A+(-B)A-B=A+(-B)，其和，其和( (如有進位的話，則舍如有進位的話，則舍去進位去進位) )就是兩數之差。當符號數采用補碼表示時，就可就是兩數之差。當符號數采用補碼表示時，就可以將減法運算轉換為加法運算。以將減法運算轉換為加法運算。121 1 算

12、術邏輯單元算術邏輯單元例例2 2 求求8-48-4解：因為解：因為 8=1000B8=1000B 4=0100B 4=0100B -4=1100B -4=1100B于是于是 8-48-4 =1000B+1100B =1000B+1100B =1 0100 =1 0100 =0100B =0100B =4 =4131 1 算術邏輯單元算術邏輯單元例例3 3 求求0FH-0AH 0FH-0AH （即求（即求1515減減1010之差）之差）解：因為解：因為 0FH=0000 1111B0FH=0000 1111B 0AH=0000 1010B 0AH=0000 1010B -0AH=1111 011

13、0B -0AH=1111 0110B所以所以 0FH-0AH0FH-0AH =00001111B+11110110B =00001111B+11110110B =1 0000 0101B =1 0000 0101B =0000 0101B =0000 0101B =5 =5141 1 算術邏輯單元算術邏輯單元例例4 4 求求64-1064-10解：因為解：因為 64-10=64+(-10)64-10=64+(-10)64=40H=0100 0000B64=40H=0100 0000B10=0AH=0000 1010B10=0AH=0000 1010B-10=1111 0110B-10=1111

14、 0110B做減法運算過程如下：做減法運算過程如下： 做加法運算過程如下：做加法運算過程如下：結果相同，其真值為：結果相同，其真值為：5454（36H=30H+6=48+636H=30H+6=48+6）。）。151 1 算術邏輯單元算術邏輯單元(7)(7)可控反相器及加法減法電路可控反相器及加法減法電路利用補碼可將減法變為加法來運算，因此需要有這么一個電利用補碼可將減法變為加法來運算，因此需要有這么一個電路，它能將能執行求反操作并使其最低位加路，它能將能執行求反操作并使其最低位加1 1。下圖所示的可控反相器就是為了對一個二進制數執行求反操下圖所示的可控反相器就是為了對一個二進制數執行求反操作而

15、設計的。這實際上是一個異或門，兩輸入端的異或門作而設計的。這實際上是一個異或門，兩輸入端的異或門的特點是：兩者相同則輸出為的特點是：兩者相同則輸出為0 0，兩者不同則輸出為，兩者不同則輸出為1 1。如。如將將SUBSUB端看作控制端，則當在端看作控制端，則當在SUBSUB端加上低電位時，端加上低電位時，Y Y端的端的電平就和電平就和B0B0端的電平相同。在端的電平相同。在SUBSUB端加上高電平，則端加上高電平，則Y Y端的端的電平和電平和B0B0端的電平相反。端的電平相反。161 1 算術邏輯單元算術邏輯單元利用這個特點，在利用這個特點，在4 4位二進制數加法電路上增加位二進制數加法電路上增

16、加4 4個可控反相個可控反相器并將最低位的半加器也改用全加器，就可以得到如下圖器并將最低位的半加器也改用全加器，就可以得到如下圖所示的所示的4 4位二進制數加法器減法器電路了，因為這個電位二進制數加法器減法器電路了，因為這個電路既可以作為加法器電路路既可以作為加法器電路( (當當SUB=0)SUB=0)，又可以作為減法器，又可以作為減法器電路電路( (當當SUB=1)SUB=1)。171 1 算術邏輯單元算術邏輯單元如果有下面兩個二進制數：如果有下面兩個二進制數：A=A3A2A1A0A=A3A2A1A0B=B3B2B1B0B=B3B2B1B0則可將這兩個數的各位分別送入該電路的對應端，于是：則

17、可將這兩個數的各位分別送入該電路的對應端，于是：當當SUB=0SUB=0時，電路作加法運算：時，電路作加法運算：A+BA+B。當當SUB=1SUB=1時，電路作減法運算：時，電路作減法運算：A-BA-B。當當SUB=0SUB=0時，各位的可控反相器的輸出與時，各位的可控反相器的輸出與B B的各位同相，所以的各位同相，所以其和為：其和為：C4S=C4S3S2S1S0C4S=C4S3S2S1S0。當當SUB=1SUB=1時，各位的反相器的輸出與時，各位的反相器的輸出與B B的各位反相。注意，最的各位反相。注意，最右邊第一位右邊第一位( (即即S0S0位位) )也是用全加器，其進位輸入端與也是用全加

18、器，其進位輸入端與SUBSUB端相連，因此其端相連，因此其C0=SUB=1C0=SUB=1。所以此位相加即為：。所以此位相加即為：其他各位為：其他各位為：因此其總和輸出因此其總和輸出S=S3S2S1S0S=S3S2S1S0即：即：當然，此時當然，此時C4C4如不等于如不等于0 0，則要被舍去。，則要被舍去。182.1 RS2.1 RS觸發器觸發器RSRS觸發器是組成其它觸發器的基礎，可以用與邏輯組成，也可以觸發器是組成其它觸發器的基礎，可以用與邏輯組成，也可以用或邏輯組成。用或邏輯組成。用與邏輯組成的用與邏輯組成的RSRS觸發器及邏輯符號如下圖所示，觸發器及邏輯符號如下圖所示，RSRS觸發器有

19、兩觸發器有兩個信號輸入端個信號輸入端 端和端和 端，端， 稱為置稱為置0 0端，端， 稱為置稱為置1 1端。端。R R和和S S上上面的非號和邏輯符號中的小圓圈表示置面的非號和邏輯符號中的小圓圈表示置1 1和置和置0 0信號都是低電平起信號都是低電平起作用即低電平有效，它表示只有輸入到該端的信號為低電平時才作用即低電平有效，它表示只有輸入到該端的信號為低電平時才有信號，否則無信號。有信號，否則無信號。 2 2 觸發器觸發器192 觸發器2.2 D觸發器D觸發器和帶預置、復位輸入的D觸發的邏輯符號如下圖所示。 D觸發器有2個互補輸出端Q和 。時鐘輸入端有小圓圈表示下降沿觸發，若無小圓圈表示上升沿

20、觸發。 CP的有效沿時刻的激勵信號D被Q端鎖存。置位端和復位端是異步輸入端，異步輸入端的小圓圈表示低電平有效，若無小圓圈則表示高電平有效。 202 觸發器2.3 JK觸發器JK觸發器的邏輯符號如下圖所示。 JK觸發器同D觸發器一樣有2個互補輸出端，不同的是JK觸發器3個輸入信號，一個輸入信號是時鐘信號CP，另二個是激勵信號J和K。213 寄存器 寄存器(register)是由觸發器組成的。一個觸發器就是一個一位寄存器。由多個觸發器可以組成一個多位寄存器。寄存器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的名稱。常見的寄存器有：緩沖寄存器用以暫存數據；移位寄存器能夠將其所存的數

21、據一位一位地向左或向右移；計數器一個計數脈沖到達時，會按二進制數的規律累計脈沖數；累加器用以暫存每次在ALU中計算的中間結果。223.1 緩沖寄存器緩沖寄存器用于暫存某個數據，以便在適當的時間節拍和給定的計算步驟將數據輸入或輸出到其他記憶元件中去。4位緩沖寄存器電路如下圖所示。3 寄存器23 其基本工作原理為：設有一個二進制數，共有4位數： X=X3X2X1X0 要存到這個緩沖寄存器(buffer)中，此寄存器是由4個D觸發器組成的。將X0，X1，X2，X3分別送到各個觸發器的D0，D1，D2，D3端去，只要CLK的上升沿還未到來，則Q0，Q1，Q2，Q3就不受X0，X1，X2，X3的影響而保

22、持其原有的數據。只有當CLK的上升沿來到時，Q0，Q1，Q2，Q3才接受D0，D1，D2，D3的影響，而變成： Q0=X0 Q1=X1 Q2=X2 Q3=X3 結果就是：Q=Q3Q2Q1Q0=X3X2X1X0=X。 這就叫做將數據X裝到寄存器中去了。如要將此數據送至其他記憶元件去，則可由Y0，Y1，Y2，Y3各條引線引出去。3 寄存器24 緩沖寄存器的數據X輸入到Q只是受CLK的節拍管理，即只要一將X各位加到寄存器各位的D輸入端，時標節拍一到，就會立即送到Q去。這有時是不利而有害的，因為也許我們還想讓早已存在其中的數據多留一些時間，但由于不可控之故，在CLK正前沿一到就會立即被來到門口的數據X

23、替代掉。 為此，我們必須為這個寄存器增設一個可控的“門”。這個“門”的基本原理如下圖所示，它是由兩個與門一個或門以及一個非門所組成的。3 寄存器25 在X0端送入數據(0或1)后，如LOAD端(以下簡稱為L端)為低電位，則右邊的與門被阻塞，X0過不去，而原來已存在此位中的數據由Q0送至左邊的與門。此與門的另一端輸入從非門引來的與L端反相的電平，即高電位。所以Q0的數據可以通過左邊的與門，再經或門而送達D0端。這就形成自鎖，即既存的數據能夠可靠地存在其中而不會丟失。如L端為高電位，則左邊與門被阻塞而右邊與門可讓X0通過，這樣Q0的既存數據不再受到自鎖，而X0可以到達D0端。只要CLK的上升沿一到

24、達，X0即被送到Q0去，這時就叫做裝入(LOAD)。一旦裝入之后，L端又降至低電平，則利用左邊的與門，X0就能自鎖而穩定地存在Q0中。我們稱這個“門”為“L門” ；要記住“L門”的電路結構及其作用：高電平時使數據裝入，低電平時，數據自鎖在其中。 3 寄存器26 對于多位的寄存器，每位各自有一套“L門”電路。不過只用一個非門，并且只有一個LOAD輸入端，該電路就是可控緩沖寄存器。可控緩沖寄存器的電路和邏輯符號如下圖所示，LOAD為其控制門，而CLR為高電平時則可用以清除，使其中各位變為0。3 寄存器27 3.2 移位寄存器(shifting register) 移位寄存器能將其所存儲的數據逐位向

25、左或向右移動，以達到計算機在運行過程中所需的功能，例如用來判斷最左邊的位是0或1等。電路原理圖如下圖所示。以左移寄存器(上圖)為例說明移位寄存器的工作原理。 當Din=1而送至最右邊的第1位時，D0即為1，當CLK的上升沿到達時，Q0即等于1。同時第2位的D1也等于1。當CLK第2個上升沿到達時，Q1也等于1。結果可得下列的左移過程：3 寄存器28CLK上升沿未到Q=Q3Q2Q1Q0=0000第1上升沿來到Q=0001第2上升沿來到Q=0011第3上升沿來到Q=0111第4上升沿來到Q=1111第5上升沿來到，如此時Din仍為1，則Q不變，仍為1111。當Q=1111之后，使Din=0，則結果

26、將是把0逐位左移。第1上升沿來到Q=1110第2上升沿來到Q=1100第3上升沿來到Q=1000第4上升沿來到Q=0000由此可見，在左移寄存器中，每個時鐘脈沖都要把所儲存的各位向左移動一個數位。3 寄存器29可控移位寄存器 和緩沖寄存器一樣，在整機運行中，移位寄存器也需要另有控制電路，以保證其在適當時機才參與協調工作。和可控緩沖寄存器一樣，只要在每一位的電路上增加一個LOAD門(L門)即可以達到控制的目的。 可控移位寄存器的符號如下圖所示，其中新出現的符號的意義是： SHL左移(shift to the left) SHR右移(shift to the right) 3 寄存器30 3.3

27、計數器(counter) 計數器也是由若干個觸發器組成的寄存器，它的特點是能夠把存儲在其中的數字加1。 計數器的種類很多，有行波計數器、同步計數器、環形計數器和程序計數器等。 1.行波計數器(travelling wave counter) 行波計數器的特點是：第1個時鐘脈沖促使其最低有效位(least significant bit,LSB)加1，由0變1。第2個時鐘脈沖促使最低有效位由1變0，同時推動第2位，使其由0變1。同理，第2位由1變0時又去推動第3位，使其由0變1，這樣有如水波前進一樣逐位進位下去。下圖就是由JK觸發器組成的行波計數器的工作原理圖。3 寄存器31 圖中的各位的J，K

28、輸入端都是懸浮的，這相當于J，K端都是置1的狀態，亦即是各位都是翻轉觸發器。該電路是異步時序電路，且各位觸發器只要其時鐘脈沖的下降沿一到就會翻轉，即其Q由0轉為1或由1轉為0。因此，可得計數步驟如下：3 寄存器32 開始時CLR由高電位變至低電位，計數器全部清除，所以： Q=Q3Q2Q1Q0=0000 第1個時鐘的下降沿致使Q=0001 第2個時鐘的下降沿到Q=0010 第3個時鐘的下降沿到Q=0011 第4個時鐘的下降沿到Q=0100 第5個時鐘的下降沿到Q=0101 第15個時鐘的下降沿到Q=1111 第16個時鐘的下降沿到Q=0000 因此這個計數器可以計由0至15的16個數。如果要計的

29、數更多，就需要更多的位，即更多的JK觸發器來組成計數器。如8位JK觸發器可計由0至255的256個數，16位JK觸發器則可計由0至65 535的65536個數。 3 寄存器33 行波計數器的J，K輸入端是懸浮的，所以每次時鐘脈沖到時，它都要翻轉一次。下圖中的各個J，K輸入端連在一起引出來，由計數控制端COUNT的電位信號來控制。當COUNT為高電位時，JK觸發器才有翻轉的可能。當COUNT為低電位時就不可能翻轉。該電路就是可控計數器，如下圖所示。3 寄存器可控計數器的符號如右圖所示。34 2.同步計數器(synchronous counter) 行波計數器的工作原理是在時鐘邊緣到來時開始計數，

30、由右邊第一位(LSB)開始，如有進位的話則要一位一位的推進。而每一位觸發器都需要建立時間tp(tp約為10納秒)。如果是16位的計數器，則最大可能的計一個數的時間為160納秒，這就顯得太慢了。 同步計數器是將時鐘脈沖同時加到各位的觸發器的時鐘輸入端，而將前一位的輸出端(Q)接到下一位的JK端去。這樣可以使計數器計數時間只相當于一個觸發器的建立時間tp，所以同步計數器在很多微型機中常被使用。 3 寄存器35 3. 環形計數器(ring counter) 環形計數器也是由若干個觸發器組成的。不過，環形計數器僅有唯一的一位為1，其他各位為0。下圖是由D觸發器組成環形計數器的電路。 當CLR端有高電位

31、輸入時，Q=0001。因此，D1也等于1，而D0=D2=D3=0。在時鐘脈沖的上升沿來到時，則Q=0010；第2個時鐘脈沖的上升沿來到時，Q=0100。這樣，隨著時鐘脈沖而各位輪流置1，并且是在Q=1000之后；又回到Q=0001。這就形成環形置位，所以稱為環形計數器。 環形計數器不是用來計數用，而是用來發出順序控制信號的，這在計算機的控制器中是一個很重要的部件。3 寄存器36 4.程序計數器(program counter) 程序計數器也是一個行波計數器(也可用同步計數器)。不過它不但可以從0開始計數，也可以將外來的數裝入其中，這就需要一個COUNT輸入端，也要有一個“L門”，程序計數器的符

32、號如下圖所示。3 寄存器373 寄存器3.4 累加器累加器也是一個由多個觸發器組成的多位寄存器，累加器的英文為accumulator，譯作累加器，似乎容易產生誤解，以為是在其中進行算術加法運算。其實它不進行加法運算，而是作為ALU運算過程的代數和的臨時存儲處。這種特殊的寄存器在微型計算機的數據處理中擔負著重要的任務。累加器除了能裝入及輸出數據外，還能使存儲其中的數據左移或右移，所以它又是一種移位寄存器。累加器的符號如下圖所示。384 三態輸出電路由于記憶元件是由觸發器組成的，而觸發器只有兩個狀態：0和1，所以每條信號傳輸線只能傳送一個觸發器的信息(0或1)。如果一條信號傳輸線既能與一個觸發器接

33、通，也可以與其斷開而與另外一個觸發器接通，則一條信息傳輸線就可以傳輸隨意多個觸發器的信息了。三態輸出電路(或稱三態門)就是為了達到這個目的而設計的。三態輸出電路可以由兩個或非門和兩個NMOS晶體管(T1，T2)及一個非門組成，如下圖所示。394 三態輸出電路當選通端 (E端)為高電位時，通過非門而加至兩個或非門的將為低電位，則兩個或非門的輸出狀態將決定于A端的電位。當A為高電位，G2就是低電位，而G1為高電位，因而T1導通而T2截止，所以B端也呈現高電位(VBVDD)；當A為低電位，G2將呈現高電位而G1為低電位，因而T1截止而T2導通，所以B也呈現低電位(VB0)。這就是說，在E端為高電位時

34、A的兩種可能電平(0和1)都可以順利地通到B輸出去，即E=1時，B=A。當E端為低電位時，通過非門加至兩個或非門的將為高電位。此時，無論A為高或低電位，兩個或非門的輸出都是低電位，即G1與G2都是低電位。所以T1和T2同時都是截止狀態。這就是說，在E端為低電位時，A端和B端是不相通的，即它們之間存在著高阻狀態。404 三態輸出電路上圖所示電路稱為單向三態輸出電路。有時需要雙向輸出時，一般可以用兩個單向三態輸出電路來組成，如下圖所示。A為某個電路裝置的輸出端，C為其輸入端。當EOUT=1時，B=A，即信息由左向右傳輸；EIN=1時，C=B，即信息由右向左傳輸。三態門(E門)和裝入門(L門)一樣，

35、都可加到任何寄存器(包括計數器和累加器)電路上去。這樣的寄存器就稱為三態緩沖寄存器。L門專管對寄存器的裝入數據的控制，而E門專管由寄存器輸出數據的控制。有了L門和E門就可以利用總線結構，使計算機的信息傳遞的線路簡單化，控制器的設計也更為合理而易于理解了。415 總線結構總線結構的原理圖如下圖所示。425 總線結構設A、B、C和D 4個4位三態緩沖寄存器都帶有L門和E門。如果將各個寄存器的L門和E門按次序排成一列，則可稱其為控制字CON。控制字中哪些位為高電平，哪些位為低電平，將由控制器通過控制總線發出并送到各個寄存器上去。為了避免數據在數據總線中亂竄，必須規定在某一時鐘節拍，只有一個寄存器的L

36、門和另一寄存器的E門為高電位；其余的門則必須為低電位。這樣，E門為高電位的寄存器的數據就可以流入到L門為高電位的寄存器中去。例如：CON=10010000數據由BACON=01100000數據由ABCON=01001000數據由ACCON=01000010數據由ADCON=00100001數據由DBCON=10000100數據由CA （CON=LAEALBEBLCECLDED） 436 譯碼器 在計算機中常常需要將一種代碼翻譯成控制信號，或在一組信息中取出所需要的一部分信息，能完成這種功能的邏輯部件稱為譯碼器。-譯碼器如下圖所示。當=0時，輸出均為，即譯碼器沒有工作。 當E=1時，譯碼器進行譯

37、碼輸出： A1A0=00，則只有 =0 A1A0=01時，只有 =0 A1A0=10時，只有 =0 A1A0=11時，只有 =0。 可見，輸入的代碼不同，譯碼器的輸出 狀態也就不同，從而完成了把輸入代碼 翻譯成對應輸出線上的控制信號。446 譯碼器集成譯碼器74LS138是3-8譯碼器，它有3個輸入端、3個控制端及8個輸出端，138的功能如下表所示。只有當控制端為100時，才會在輸出的某一端(由輸入端C、B、A的狀態決定)輸出低電平信號，其余的輸出端仍為高電平。457 存儲器7.1 存儲器概述 存儲器(memory)是計算機的主要組成部分。它既可用來存儲數據，也可用以存放計算機的運算程序。存儲

38、器由寄存器組成，可以看做一個寄存器堆，每個存儲單元實際上相當于一個緩沖寄存器。 每個存儲單元所存儲的內容稱為一個字(word)。一個字由若干位(bit)組成。比如8個記憶元件的存儲單元就是一個8位的記憶字稱為一個字節(byte)，由16個記憶單元組成的存儲單元就是一個16位的記憶字(由兩個字節組成)。 一個存儲器可以包含數以千計的存儲單元。所以，一個儲存器可以存儲很多數據，也可以存放很多計算步驟稱為程序(program)。為了便于存入和取出，每個存儲單元必須有一個固定的地址。因此，存儲器的地址也必定是數以千計的。為了減少存儲器向外引出的地址線，在存儲器內部都自帶有譯碼器。根據二進制編碼譯碼的原

39、理，除地線公用之外，n根導線可以譯成2n個的地址，見下表。46存儲器(memory)是計算機的主要組成部分。它既可用來存儲數據，也可用以存放計算機的運算程序。存儲器由寄存器組成，存儲器的每個存儲單元實際上相當于一個緩沖寄存器。每個存儲單元所存儲的內容稱為字。字由若干位(bit)組成。如8個記憶元件的存儲單元就是8位的記憶字，稱為字節(byte)；由16個記憶單元的存儲單元就是16位的記憶字(由兩個字節組成)。存儲器可以包含數以千計的存儲單元。所以，儲存器可以存儲很多數據，也可以存放很多計算步驟稱為程序(program)。為了便于存入和取出，每個存儲單元必須有一個固定的地址。為了減少存儲器向外引

40、出的地址線，組成存儲器的存儲器芯片內部都自帶有譯碼器。根據二進制編碼譯碼的原理，除地線公用之外，n根地址線可以譯成2n個的地址，見下表。 地址線數地址線數 1 2 3 4 1 2 3 4 8 9 10 11 12 13 14 15 16 8 9 10 11 12 13 14 15 16 地址數地址數 2 4 8 16 2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K 256 512 1K 2K 4K 8K 16K 32K 64K存儲器存儲器47存儲器存儲容量是存儲器的主要性能指標，用其存儲的二進制位信息量描述存儲容量，表示為：存儲容量=字數字長。字數即存儲器的地

41、址數或者存儲單元數，字長即記憶字的二進制位數。根據使用不同，存儲器分為兩大類：只讀存儲器(ROM)和隨機存取存儲器(RAM)。（1）只讀存儲器這是用以存放固定程序的存儲器，一旦程序存放進去之后，即不可改變。也就是說，不能再“寫”入新的字節，而只能從中“讀”出其所存儲的內容，因此稱為只讀存儲器。（2）隨機存儲器這種存儲器又叫做讀寫存儲器。它和ROM之區別在于這種存儲器不但能讀取已存放在其各個存儲單元中的數據，而且還能夠隨時寫進新的數據，或者改寫原來的數據。因此，RAM的每一個存儲單元相當于一個可控緩沖寄存器。487.2 常用的存儲器芯片1.EPROM 常用EPROM以1片2716(2K8)為最基

42、本容量.如：27324K8，27648K8，2712816K8，2725632K8右圖為右圖為27162716等只讀存儲等只讀存儲器芯片的引器芯片的引線排列：線排列： 存儲器存儲器492. EEPROM 常用芯片有常用芯片有2816(2K2816(2K8)8)、2817(2K2817(2K8)8)和和2864(8K2864(8K8).8).28162816和和28642864的引線排列與同容量的的引線排列與同容量的61166116和和62646264兼容，兼容，28172817和和2864A2864A的引線排列如圖所示：的引線排列如圖所示： 存儲器存儲器50uCECE芯片允許信號芯片允許信號

43、WE WE寫允許信號寫允許信號 OE OE輸出允許信號輸出允許信號 RDY/BUSY RDY/BUSY擦寫狀態信號線擦寫狀態信號線. . 擦除和寫入時，置擦除和寫入時，置為高電平；寫入完成，置為低電平為高電平；寫入完成，置為低電平u28162816、28172817和和28642864的主要性能指標：讀取時間的主要性能指標：讀取時間250ns250ns、寫入時間、寫入時間10ns(281610ns(2816為為15ns)15ns)、字節擦除、字節擦除時間時間10ns10ns（28162816為為15ns15ns）、讀操作電壓）、讀操作電壓5V5V、擦寫、擦寫操作電壓操作電壓5V5V、操作電流、

44、操作電流110mA 110mA 存儲器存儲器5128172817和和2864A2864A的引線排列如圖所示：的引線排列如圖所示： 存儲器存儲器523.3.閃速存儲器閃速存儲器 閃速存儲器與一般閃速存儲器與一般EEPROMEEPROM不同之處在于，閃速存儲不同之處在于，閃速存儲器芯片為整體電擦除并需要為其提供器芯片為整體電擦除并需要為其提供12V12V編程電壓編程電壓. .但它的擦除和編程速度高、集成度高、可靠性高、但它的擦除和編程速度高、集成度高、可靠性高、功耗低、價格低，其整體性能優于一般功耗低、價格低，其整體性能優于一般EEPROM EEPROM 存儲器存儲器537.3 7.3 隨機存儲器

45、隨機存儲器RAMRAM雙極型雙極型RAMRAM主要用在高速微機中主要用在高速微機中. . 靜態靜態RAMRAM不需刷新不需刷新; ;功耗大功耗大; ;適宜于適宜于MOSMOS型型RAMRAM 存儲容量較小的系統中使用存儲容量較小的系統中使用 動態動態RAMRAM需刷新需刷新; ;集成度高集成度高; ;功耗低功耗低; ; 適于構成大容量的存儲器系統適于構成大容量的存儲器系統1.1. 靜態靜態RAMRAM 常用的靜態常用的靜態RAMRAM（SRAMSRAM）芯片有：）芯片有： 6116 6116、62646264、6212862128、6225662256存儲器存儲器54如：如：61166116芯

46、片（存儲容量芯片（存儲容量2KB2KB）的引線和功能如下）的引線和功能如下u 2K2K8=20488=20488=163848=16384個存儲元件，用個存儲元件，用1111根地址線對其根地址線對其進行地址譯碼，以便對進行地址譯碼，以便對2K2K個單元進行選擇，選中的個單元進行選擇，選中的8 8個存個存儲元件的二進制信息同時輸入儲元件的二進制信息同時輸入/ /輸出，數據的方向由輸出，數據的方向由CECE，WEWE，OEOE一起控制一起控制存儲器存儲器55如：如：62646264芯片的引線和功能如下芯片的引線和功能如下A12A12A0 A0 地址輸入地址輸入D7D7D0 D0 數據輸入輸出數據輸

47、入輸出 CE1 CE1 片選片選1 1 CE2 CE2 片選片選2 2 WE WE 寫允許寫允許 OE OE 輸出允許輸出允許 存儲器存儲器562. 2. 動態動態RAMRAM和內存條和內存條動態動態RAMRAM常用芯片有常用芯片有64K64K1 1、64K64K4 4、1M1M1 1、1M1M4 4等。等。 2164A2164A芯片的引線和功能如下圖所示。芯片的引線和功能如下圖所示。4 4個個128128128128的存的存儲矩陣、儲矩陣、128128選選1 1行譯碼器、行譯碼器、128128選選1 1列譯碼器、行地址列譯碼器、行地址鎖存器、列地址鎖存器、鎖存器、列地址鎖存器、“4 4選選1

48、 1”I/OI/O控制門和多路開控制門和多路開關關 存儲器存儲器57內存條內存條 內存條是一塊焊接了多片存儲器并帶接口引腳的小內存條是一塊焊接了多片存儲器并帶接口引腳的小型印刷電路板，將其插入主板上的存儲器插槽中即型印刷電路板，將其插入主板上的存儲器插槽中即可。可。 SIMM(single in-line memory modules)SIMM(single in-line memory modules) 8 8位數據位數據寬，帶寬，帶3232條單邊引線或條單邊引線或3232位數據寬度帶位數據寬度帶7272條引線的條引線的內存條內存條 。 DIMM(dual in-line memory mo

49、dules)DIMM(dual in-line memory modules) 6464位數據寬位數據寬度帶度帶168168條引線的內存條，條引線的內存條，PentiumPentium系列微機主板上系列微機主板上只要插上一條即可工作。只要插上一條即可工作。DIMMDIMM內存條由內存條由8 8片片8 8位數據位數據寬度的同型號寬度的同型號ICIC芯片組成，有的則由芯片組成，有的則由9 9片組成，增片組成，增加的加的1 1片作校驗位用。有的片作校驗位用。有的DIMMDIMM內存條的邊角上還內存條的邊角上還附有一塊小芯片，這是一片串行接口的附有一塊小芯片，這是一片串行接口的EEPROMEEPROM

50、，稱，稱為串行在片檢測為串行在片檢測(serial presence detect)(serial presence detect)。 存儲器存儲器58非易失性隨機存儲器非易失性隨機存儲器 NVRAM(non volatile RAM)NVRAM(non volatile RAM) 斷電后信息不丟失的斷電后信息不丟失的RAMRAM。目前。目前NVRAMNVRAM主要有兩種形式：主要有兩種形式：電池式電池式NVRAMNVRAM和形影式和形影式NVRAMNVRAM。 電池式電池式NVRAMNVRAM由靜態隨機存儲器由靜態隨機存儲器SRAMSRAM、備用電池和切換電、備用電池和切換電路組成。備用電池

51、在外接電源斷開或下降至路組成。備用電池在外接電源斷開或下降至3V3V時自動接時自動接入電路繼續供電，以免信息丟失。電池式入電路繼續供電，以免信息丟失。電池式NVRAMNVRAM芯片的引芯片的引線排列與線排列與SRAMSRAM芯片兼容。芯片兼容。 形影式形影式NVRAMNVRAM由由SRAMSRAM和和EEPROMEEPROM組成。組成。SRAMSRAM和和EEPROMEEPROM的存儲的存儲容量相同，且逐位一一對應。容量相同，且逐位一一對應。EEPROMEEPROM中的信息必須調出中的信息必須調出后存放到后存放到SRAMSRAM中（有些芯片上電后自動電池）才能與中（有些芯片上電后自動電池）才能

52、與CPUCPU交換信息。在正常運行時對形影式交換信息。在正常運行時對形影式NVRAMNVRAM的讀或寫操作只的讀或寫操作只與與SRAMSRAM交換信息。交換信息。SRAMSRAM中的信息也可以存入中的信息也可以存入EEPROMEEPROM中，中，但在外接電源斷開或發生故障時，它可以立即把但在外接電源斷開或發生故障時，它可以立即把SRAMSRAM中中的信息保存到的信息保存到EEPROMEEPROM中，使信息得到自動保護。中，使信息得到自動保護。存儲器存儲器597.4 7.4 存儲器與存儲器與CPUCPU的接口的接口在在CPUCPU對存儲器進行讀對存儲器進行讀/ /寫操作時，首先要由地址寫操作時，

53、首先要由地址總線給出地址，然后要發出相應的讀總線給出地址，然后要發出相應的讀/ /寫控制信寫控制信號，最后才能在數據總線上進行信息交換號，最后才能在數據總線上進行信息交換. .所以，存儲器和所以，存儲器和CPUCPU的的連接連接，有三個部分：，有三個部分：（1 1）地址線的連接；）地址線的連接；（2 2）數據線的連接；）數據線的連接；（3 3）控制線的連接。）控制線的連接。存儲器存儲器601. 1. 地址線的連接地址線的連接計算機應用系統的存儲器通常由多片存儲器芯片組成計算機應用系統的存儲器通常由多片存儲器芯片組成. .芯片內部芯片內部的存儲單元由片內的譯碼電路對芯片的地址線輸入的地址進行譯的

54、存儲單元由片內的譯碼電路對芯片的地址線輸入的地址進行譯碼來選擇，稱之為碼來選擇，稱之為字選字選. .字選只要從地址總線的字選只要從地址總線的最低位最低位A0A0開始開始，把它們與存儲器芯片的地址線依次相連即可完成把它們與存儲器芯片的地址線依次相連即可完成. .而存儲器芯片而存儲器芯片則由地址總線中剩余的則由地址總線中剩余的高位線高位線來選擇，這就是來選擇，這就是片選。片選。存儲器芯片的地址線與地址總線的連接存儲器芯片的地址線與地址總線的連接 原則是，原則是，從地址總線的最低位從地址總線的最低位A0A0開始開始，把它們與存儲器芯片的地，把它們與存儲器芯片的地址線址線依次相連。依次相連。存儲器芯片

55、的片選線與地址總線的連接存儲器芯片的片選線與地址總線的連接 線選法線選法直接直接以系統的高位地址作為存儲器芯片的片選信號，以系統的高位地址作為存儲器芯片的片選信號，將用到的高位地址線將用到的高位地址線接往存儲器芯片的片選端。當該地址線為接往存儲器芯片的片選端。當該地址線為0 0或或1 1時，就選中該芯片，即用一根地址線選通一塊芯片。時，就選中該芯片，即用一根地址線選通一塊芯片。譯碼法使用譯碼器對系統總線中字選余下的高位地址線進行譯碼，以其譯碼輸出作為存儲器芯片的片選信號。 存儲器存儲器 61例例1 1 用譯碼法連接容量為用譯碼法連接容量為64K64K8 8的存儲器，若用的存儲器，若用8K8K8

56、 8的存儲器的存儲器芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾根作片選線？試用根作片選線？試用74LS13874LS138畫出譯碼電路，并標出其輸出線的選畫出譯碼電路，并標出其輸出線的選址范圍。若改用線選法能夠組成多大容量的存儲器？試寫出各線址范圍。若改用線選法能夠組成多大容量的存儲器？試寫出各線選線的選址范圍。選線的選址范圍。存儲器存儲器64K64K8/8K8/8K8=8, 8=8, 即共需要即共需要8 8片存儲器芯片片存儲器芯片64K=65536=264K=65536=21616，故組成，故組成64K64K的存儲器共需的存儲器共需1616根地址線根地址線8K=8192=28K=8192=21313， 即即1313根作字選線，選擇片內單元根作字選線，選擇片內單元16-13=316-13=3， 即即3 3根作片選線根作片選線芯片的芯片的1313根地址線為根地址線為A12A12A0