1、精選優質文檔-傾情為你奉上數字電子技術基礎復習使用教材： 數字電子技術基礎 （第四版） 高等教育出版社總 學 時： 68班 級： 14電子2班12課時：第一章：邏輯代數基礎本章的教學目的與要求：1、了解常用的數制及其轉換方法。2、理解常用碼制的編碼方法。3、理解三種最基本的邏輯關系。4、了解邏代的三條法則。5、掌握邏函的公式化簡法和卡諾圖化簡法。6、深入理解邏輯功能的邏輯函數表達式、真值表、邏輯圖、卡諾圖四種描述方法，并掌握它們間的轉換方法。本章的教學重點：1、邏函的兩種化簡方法。2、邏輯功能的四種描述方法和轉換方式。本闡的教學難點：邏代公式化簡法的技巧。1.1 概 述1.1.1 數字量和模擬

2、量模擬量：隨時間是連續變化的物理量。特點：具有連續性。表示模擬量的信號叫做模擬信號。工作在模擬信號下的電子電路稱為模擬電路。數字量：時間、幅值上不連續的物理量。特點：具有離散性。表示數字量的信號叫做數字信號。工作在數字信號下的電子電路稱為數字電路。1.1.2 數制和碼制一、數制1、十進制(Decimal)有十個數碼：0、1、9；逢十進一（基數為十）；可展開為以10為底的多項式。如：（48.63）通式：2、二進制（Binary)有兩個數碼：0、1；逢二一（基數為2）；可展為以2為底的多項式。如：式中： 2i稱為位權。同理：用同樣方法可分析十六進制數，此處不再說明。下面說明十進制與二進制間的對應關

3、系：十進制二進制十進制二進制012345670110111001011101118910111213141510001001101010111100110111101111二、數制轉換1、二十方法：按位權展開再求和即可。2、十二整數部分：除2取余法（19）D（10011）B191819844102210演算過程小數部分：乘2取整法例：（0.625）D（0.101）B0.625×21.25×20.5×21.03、二十六方法：從小數點開始左右四位一組，然后按二、十進制的對應關系直接寫出即可。如：（.11011）B（1B2.D8）H二、碼制用不同的數碼表示不同事物的方法

4、，就稱為編碼。為便于記憶和處理，在編碼時必須遵循一定的規則，這些規則就稱為碼制。例如，一位十進制數09十個數碼，用四位二進制數表示時，其代碼稱為二 十進制代碼，簡稱 BCD代碼BCD代碼有多種不同的碼制：8421BCD 碼、2421BCD碼、余3碼等，十進制8421碼2421碼（A）2421碼（B）5211碼余3碼余3循環碼00000000000000000001100101000100010001000101000110200100010001000100101011130011001100110101011001014010001000100011101110100501010101101

5、11000100011006011001101100100110011101701110111110111001010111181000111011101101101111109100111111111111111001010權842124212421521134課時：1.2 邏輯代數中的三種基本運算邏輯代數(布爾代數)用來解決數字邏輯電路的分析與設計問題。0 、1的含義在邏輯代數及邏輯電路中，0和1已不再具有值的概念。僅是借來表示事物的兩種狀態或電路的兩種邏輯狀態而已。如：真1合1高1取值；開關；電平。假0分0低0參與邏輯運算的變量叫邏輯變量，用字母A，B表示。每個變量的取值非0 即1。邏輯

6、變量的運算結果用邏輯函數來表示，其取值也為0和1。一、與邏輯運算1、與邏輯定義某一事件能否發生，有若干個條件。當所有條件都滿足時，事件才能發生。只要一個或一個以上的條件不滿足，事件就不發生，這種決定事件的因果關系“與邏輯關系”。2、與邏輯真值表3、與邏輯函數式 4、與邏輯符號ABY0 00110110001YAB &ABY5、與邏輯運算00 = 0 01 = 0 10 = 0 11 = 1二、 或邏輯運算1、或邏輯定義某一事件能否發生，有若干個條件。只要一個或一個以上的條件滿足，事件就能發生；只有當所有條件都不滿足時，事件就不發生，這種決定事件的因果關系“或邏輯關系”。2、或邏輯真值表

7、 3 、 或邏輯函數式 4 、 或邏輯符號ABY0 00110110111 Y=A+B 1ABY5、或邏輯運算0+0=0； 0+1=1； 1+0=1； 1+1=1三、非運算1 、非邏輯定義條件具備時，事件不能發生；條件不具備時事件一定發生。這種決定事件的因果關系稱為“非邏輯關系”。 2、非邏輯真值表 3 、非邏輯函數式 4、 非邏輯符號AY0110YA1AY 0 = 1 1 = 05 、非邏輯運算四、幾種最常見的復合邏輯運算1、與非2 、或非ABY0 00110111110ABY0 00110111000YAB&ABYYAB1ABY3、與或非ABCDY0 000001111001111

8、10001ABCDY1.3 邏輯代數的基本公式和常用公式1.3.1基本公式一、變量與常量的運算A00；A0A；A1A；A11。二、交換律、結合律、分配律ABBA；ABBA。（AB）CA（BC）；（AB）CA（BC）。A（BC）ABAC；ABC（AB）（AC）三、一些特殊定律重疊律：AAA；AAA。反轉律：互補律：反演律：1.3.2常用公式吸收律：AABAABAB歸納法AAB0001101100010011演繹法證：左邊右邊冗余律：下面證明兩個常用的等式：證：右邊左邊1異或函數。B同或函數。1或證：右邊左邊。56課時：1.4、邏輯代數的基本定理1.4.1代入定理在邏輯代數中，如將等式兩邊相同變量

9、都代之以另一邏函，則等式依然成立。如：則：1.4.2反演定理將邏函中的“+”變“”，“”變“+”；“0”變“1”，“1”變“0”；原變量變反變量，反變量變原變量，所得新式即為原函數的反函數。如：則：或1.4.3對偶定理將邏函中的“+”變“”，“”變“+”；“0”變“1”，“1”變“0”；變量不變，所得新式即為原函數的對偶式。如：則：1.5 邏輯功能的描述方法1.5.1 邏輯函數表達式邏函是以表達式的形式反應邏輯功能。1.5.2真值表上述邏函的真值表如右表所示。真值表是以表格的形式反應邏輯功能。ABCY000001010011100101110111000001111.5.3邏輯圖以邏輯符號的形

10、式反應邏輯功能。與上述邏函對應的邏輯電路如下邏輯功能還有其它描述方法。111YABC1.5.4各種邏輯功能描述方法間的轉換關系邏函真值表邏輯圖例：已知邏輯圖，求其真值表。&&&&ABY解：先由邏輯圖寫出邏函表達式，再將邏函表達式化為與或式并以此列出真值表。ABY0001101101101.6邏函的公式化簡法1.6.1化簡的意義11&&1BACY先看一例：與或表達式與非與非表達式與或非表達式或與表達式或非或非表達式可見，同一邏函可以有多種表達方式，自然對應有不同的實現電路。那么哪種實現電路的方案最簡單呢？因此，化簡就成為最重要、最有實際意義的問題了

11、。1.6.2 化簡的原則1、表達式中乘積項最少（所用的門最少）；2、乘積項中的因子最少（門的輸入端數最少）；3、化為要求的表達形式（便于用不同的門來實現）。78課時：1.6.3 公式化簡法例1：例2：例3：1.7邏函的卡諾圖化簡法公式化簡法建立在基本公式和常用公式的基礎之上，化簡方便快捷，但是它依賴于人們對公式的熟練掌握程度、經驗和技巧，有時化簡結果是否為最簡還心中無數，而卡諾圖化簡法具有規律性，易于把握。1.7.1 邏函的標準形式邏函有兩種標準表達形式，即最小項和最大項表達形式，這里主要介紹最小項表達形式。一、最小項定義：設某邏函有個變量，是個變量的一個乘積項，若中每個變量以原變量或反變量的

12、形式出現一次且只出現一次，則稱為這個邏函的一個最小項。是不是如：A B C最小項編號000001010011100101110111012345671、最小項性質、個變量必有且僅有2最小項約定：原變量用“1”表示；反變量用“0”表示。注：用編號表示最小項時，變量數不同，相同編號所對應的最小項名也不同。如，6：對三變量邏函為：對四變量邏函為：、所有最小項之和恒等于1根據這一性質知，邏函一般不會包含所有最小項。2、最小項的求法ABCY00000101001110010111011100010111注：邏函的最小項表達形式是唯一的。在真值表中，邏函所包含的最小項恰是邏函取值為“1”所對應的項，如：二

13、、最大項自學1.7.2 邏函的卡諾圖表示法一、邏輯相鄰項定義：在邏函的兩個最小項中，只有一個變量因互補而不同外，其余變量完全相同。如：。顯然，在真值表中，幾何相鄰的兩個最小項未必滿足邏輯相鄰。那么，能否將真值表中的最小項重新排列從而使得幾何相鄰必邏輯相鄰呢？答案是：能，那就是真值表！ABCABCABCABCABCABCABCABCAA0432176BCBCBCBC01000111105ABC二變量：0101ABABCD0001111000011110四變量：二、相鄰項的合并規則兩個相鄰項合并可消去一個變量，如：四個相鄰項合并可消去兩個變量，如：八個相鄰項合并可消去三個變量，如：同理：十六個相鄰

14、項合并可湔去四個變量；以此類推。910課時：1.7.3 邏函的卡諾圖化簡法化簡原則：被圈最小項數應等于2個； 卡諾圈應為矩形且能大不小； 最小項可被重復圈但不能遺漏；每圈至少應包含有一個新有最小項。例1： Y（0，1，3，7）Y0001111001ABC1111Y0001111000011110ABCD11111例2：Y（0，4，5，7，15）或：11111111Y0001111000011110ABCD例3：例4：Y=m(1,2,3,4,5,6,7,8,9,10,11,12,13,14)Y0001111000011110ABCD100111111111111圈“1”法：圈“0”法：依據：Y+

15、1，即（Y+）包含所有最小項，未被Y包含的最小項必被所包含；又Y1時，0，（0，15），此例說明：卡諾圖不僅可以化簡邏函，還可以轉換表達形式。1.8約束邏函的化簡法1.8.1 約束項和約束條件在8421BCD碼中，m10m15 這六個最小項是不允許出現的，我們把它們稱之為約束項（無關項、任意項）。（10，11，12，13，14，15）0稱為約束條件。1.8.2 約束邏函的化簡例：設A、B、C、D為一位8421BCD碼，當C、D兩變量取值相反時，函數值取值為1，否則取值為0，試寫出邏函的最簡表達式。ABCDY00000001001000110100010101100111100010010110

16、011001解：先列出該邏輯問題的真值表：Y0001111000011110ABCD11111若不利用約束項，則化簡結果為：1112課時：第二章：門電路本章的教學目的與要求：1、了解二、三極管的靜態開關特性；2、理解TTL門電路的工作原理和特性曲線；3、掌握TTL門電路的性能參數；4、了解CMOS與非門的工作原理，理解其性能參數；5、理解OC、TS門的作用和特點。本章的教學重點：TTL門電路的性能參數及使用方法。本章的教學難點：TTL門電路的原理及特性分析。2.1概述一、門電路用以實現基本邏輯運算和復合邏輯運算的單元電路統稱為門電路。二、正、負邏輯正邏輯負邏輯01012.2二、三極管的開關特性

17、2.2.1 二極管的開關特性截止斷開導通閉合U2U1SRD2.2.2 三極管的開關特性VO/V0t/msVi/V0t/ms截止區放大區飽和區VOVVCCRCRVT相當于截止區：II0，VV相當于飽和區：IV/(Rc)=Ics，V0V2.3最簡單的與、或、非門電路2.3.1 二極管與門0.7V5VRABYD2D10V3V3.7VABY0V0V0V3V3V0V3V3V0V0V0V3VABY000110110001高電平“1”約定：電平低電平“0”Y=A·B與邏輯功能。2.3.2 二極管或門YABRD1D20V3V0V2.3VABY000110110111VEE(-8V)R210kVCC(

18、5V)AYR13.3kRC1kT=200V5V5V0VY=A+B或邏輯功能。2.3.3 三極管非門AY0110一、 當0V時。所以VT截止，IC=0，VO=5V。二、 當Vi=5V時設：T導通，則：VBE0.7V，所以，。又因為IBIBS，所以T飽和導通，0V。1314課時：2.4TTL門電路R21.6R14R31R4130D1T1D2T2T3T4AVCC（5V）Y2.4.1 TTL反相器一、電路結構及工作原理0.2V3.4V1、輸入A0.2V（VIL）T1導通，VB10.9V，T2、T4截止，IB1(VCCVB1)/R1=1.025A。T1深度飽和，Y（輸出）VCCVR2VBE3VD23.4

19、VVOH。2、輸入A3.4V（VOH）T1集電結導通、T2、T4飽和，VB12.1V，T1發射結反偏，VE2VB1VBC1VBES22.1V0.7V0.7V0.7V，VC2 VE3VCES20.7V0.2V0.9V，所以T3、D2截止，VO0.2V。0VO/VVI/V3.4VABCDVTH二、電壓傳輸特性o（VI）15VVVVTH稱為閾電壓或門檻電壓，約為1.4V。VL（）VL（）VLN（0.2V）VH（）VH（）VHN（3V）三、 輸入噪聲容限通常，很難保證輸入、輸出電平在正常值上始終不變，VOH（）2.4V；VOL（）0.4V。然后根據電壓傳輸特性曲線由：VOH（）VIL（）；VOL（）V

20、IH（）。一般大約：VIL（）0.8V；0VO/VVI/V3.4VABCDVOH（）VIH（）VIL（）VOL（）VOL（）VOH（）VIH（）2.0V。1VOVI1定義：VNLVIL（）VOL（） 0.8V0.4V0.4V；VNHVOH（）VIH（）2.4V2.0V0.4V。噪聲容限反應了門電路的抗干擾能力。2.4.2TTL反相器輸入、輸出特性vI/VI/A0IISIIH（0.04mA）1.4V5VR1T1VBE2VBE41II5V一、輸入特性I（I）IIS稱為輸入短路電流；IIH稱為高電平輸入電流。LO5V1RL二、輸出特性O（L）1、 高電平輸出特性5VR2T3OHD2R4RLLL/AO

21、H/V05A74系列門電路輸出高電平時的L不能超過0.4A。5VRLT4OLR3L2、 低電平輸出特性L/AOH/V00.2V16A1516課時：1111LVOHIIHVOLLIIS3、 扇出系數NO輸出高電平時的NO ：NOH=IOH(max)/IIH=0.4/0.04=10。輸出低電平時的NOL ：NOL=IOL(max)/IIS=16/1=16。三、 輸入端負載特性I（RI）5VR1T1VBE2VBE4RI1VIRI5VRL/I/V01.4I(VCCVBE1)RI/(RI+R1)=(50.7)RI/(RI+4)=4.3RI/(RI+4)2.4.3TTL反相器動態特性自學2.4.4其它類型

22、的TTL電路一、與非門、或非門、與或非門等&11&二、OC(Open Collector Gate)門和TS(Three-State Output)門VOLVOHR4D2T3T45V過電流R4D2T3T45V問題的提出：典型TTL門電路的輸出端不能并接使用。1、 OC門R2R1R3T2T4BVCCYA&&&&&1&m個門n個輸入端RLVCC線與VOHVOHVOHIOHILMIOHIIHILIILVOLRL稱上拉電阻。式中：IOH輸出三極管截止時的漏電流；ILM輸出三極管允許的最大電流；m負載門的個數，若負載門輸入端為或運算，則m應

23、為輸入端數。2、TS門當EN=1時：當EN=0時：T3、T4均截止，輸出呈高阻 態(禁態)。R2R1R3D1T1D2T2R4T3T4BVCCENAP11Y高電平有效：&ENBAY低電平有效：&ENBAY雖然OC門和TS門都能實現線與，但OC 門的優勢在于通過外接不同的電源電壓可獲得不同的輸出高電平；而TS門的優勢在于可方便地構成總線結構。如：單總線：雙總線：ENEN&AY&B&Z&ENENZEN&&&BYA以下電路僅作扼要介紹。2.4.5 改進型TTL電路74H系列、74S系列、74LS系列等。2.5 其它類型的雙極型數字

24、集成電路ECL電路、I2L電路。1718課時：2.6CMOS門電路2.6.1CMOS反相器1、電路結構及工作原理設：VDD>VTH1+ VTH2 ,且VIL=0V，VIH=VDD。則：輸入與輸出間為非邏輯關系。VOVIVDDT1T2VDDVDD/2iDVIVTH1VTH202、電壓傳輸特性和電流傳輸特性0VDDVDDVDD/2VDD/2VIVODCBA2.6.2CMOS反相器的輸入、輸出特性VOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVDDT2RLiD2iOLVIH=VDDVOLVOLiOL0VDD=5V10V15V2.6.3CMOS與非門BAYVDDT4T3T

25、2T12.6.4CMOS傳輸門和雙向開關CCVDDO/II/OT2T1VIt010V3V7VT1導通T2導通設：傳輸信號電壓為10V，C=10V，C=0V，VTH1=VTH2=3V。TGC1O/II/O SWCI/OO/I1920課時：第三章：組合邏輯電路本章的教學目的與要求：1、理解編碼器、譯碼器、數據選擇器、加法器等常用組合邏輯電路的工作原理，掌握它們的使用方法；2、掌握組合邏輯電路的分析方法，理解組合邏輯電路的設計方法；3、了解常用顯示器的工作原理；4、會用中規模集成電路實現邏函；5、了解組合邏輯電路中的競爭冒險現象。本章的教學重點：1、掌握組合邏輯電路的分析方法；2、會用中規模集成電路

26、實現邏函。本章的教學難點：集成電路各控制端的作用及使用方法。3.1概述組合邏輯電路數字電路時序邏輯電路組合邏輯電路的特點：功能特點： 任意時刻的輸出信號只與此時刻的輸入信號有關，而與信號作用前電路的輸出狀態無關。電路特點：不包含有記憶功能的單元電路，也沒有反饋電路。3.2 組合邏輯電路的分析方法和設計方法3.2.1組合邏輯電路的分析方法已知邏輯電路分析邏輯功能分析步驟： 由邏輯電路寫出邏函表達式； 化簡邏函并變換為與或式；列真值表，判斷其功能。例：試分析圖示電路的邏輯功能 。解：&1&CABCYABCY00000101001110010111011110000001功能： 檢測

27、三位二進制碼是否相同； 檢測三臺設備的工作狀態是否相同； 檢測三個輸入信號是否相同。3.2.2組合邏輯電路的設計方法已知邏輯功能設計實現電路設計步驟： 分析邏輯功能確定輸入變量、輸出函數； 列真值表； 寫出邏函表達式并化簡為適當的形式； 畫出邏輯圖并選擇適當的器件實現邏函。例：電路設計一三人表決電路 。 =1，同意；解：設：分別用A、B、C代表三的意見，取值 Y代表表決結果， =0，不同意。ABCY00000101001110010111011100010111 1，通過； Y= 0，未通過。 &&&&CBAY3.3幾種常用的組合邏輯電路3.3.1編碼器編碼：用

28、文字、符號、數字表示特定對象的過程。如電話號碼、運動員編號、姓名等均屬編碼。特指：把輸入的每一個高低電平信號編成一個對應的二進制代碼的電路。一、 普通編碼器3位二進制編碼器(8線3線編碼器)：3位二進制編碼器Y2Y1Y0I7I1I00 0 00 0 11 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 0 0 0 0 0 1Y0 Y2 Y3I0 I1 I2 I3 I4 I5 I6 I7 任一時刻僅允許有一個輸入端為高電平(有效)約束。由真值表寫出邏函表達式并利用約束項化簡可得：111I7I6I5I4Y2I3I1I2Y1Y02122課時：二、優先編碼器特點：允許多個輸入

29、信號同時有效，但只對優先權最高的一個輸入信號進行編碼。 8線3線編碼器74LS148：電路見P141：F3.3.3。輸入：，低電平有效；輸出：，低電平有效。由電路易得：0，編碼器工作；稱為選通輸入端，；低電平有效。1， 編碼器不工作。0，表示編碼器工作且無信號輸入；稱為選通輸出端，低電平有效： 1， 編碼器工作且有輸入信號。稱為擴展輸出端，低電平有效。=0，表示，編碼器工作且有輸入信號。邏輯符號：Y2 Y1 Y0 YS YEX 74LS148 SI0 I1 I2 I3 I4 I5 I6 I7 用二片74LS148擴展為16線4線編碼器：Y2 Y1 Y0 YS YEX 74LS148 SI0 I

30、1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0 YS YEX 74LS148 S I0 I1 I2 I3 I4 I5 I6 I7A15A14Z1A8A3Z2Z3&&Z0A12A13A9A10A11A7A6A5A4A2A1A0&& 10線4線(8421BCD碼)編碼器74LS147 電路見P144 F3.3.5：輸入：，代表09十個數碼；輸出：，代表一位8421BCD碼。集成3線8線譯碼器74LS138，電路見P146、F3.3.8。由電路易得：。稱為譯碼控制端(使能端)。S0，不工作；S1，工作。S1A2 A1 A0011110000 0 00 0 11

31、 1 11 1 1 1 1 1 11 1 1 1 1 1 10 1 1 1 1 1 11 0 1 1 1 1 11 1 1 1 1 1 0 A2A1A074138 A2A1A0 A2A1A05VD3D2D1D07413874138用二片138擴展為4線16線譯碼器：二、 BCD碼(4線10線)譯碼器8421BCD碼譯碼器74LS42：A3A2A1A0：輸入，表示8421BCD碼；：代表09十個數碼。 A3A2A1A074422324課時：三、 顯示譯碼發光二極管LED；常見的顯示器bacdefgD.P液晶LCD。1、 七段字符顯示器(數碼管)abgD.PabgD.P2、 BCD七段顯示譯碼器據

32、8421BCD碼和數碼管工作原理可列出真值表：A3 A2 A1 A0YaYbYcYd YeYfYg000000010010001110011 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 11 1 1 0 0 1 1由真值表可求出各輸出端邏函表達式，如：Y0001111000011110A3A2A1A00111110000100110同理可得：，。據此，可畫出邏輯電路圖。集成BCD碼七段顯示譯碼器7448： 7448A3A2A1A0電路見P155 F3.3.15，其邏輯符號為：電路由兩部分組成：譯碼部分；控制部分。燈測試輸入信號：輸入，用以檢

33、查數碼管的好壞。=0，七段全亮；1，電路正常譯碼。滅零輸入信號：輸入，當=0時，若輸入A3A2A1A0=0000，則七段全滅，不顯示；若A3A2A1A00000，則照常顯示。滅零輸出信號：輸出，當芯片本身處于滅零狀態(即=0且A3A2A1A0=0000)時，=0，否則=1。利用、信號，在多位顯示系統中可以熄滅多余的零，如：003.8010，RBI RBORBI RBORBO RBIRBI RBORBO RBIRBO RBIRBO RBI5V7447介紹：其功能與7448完全相同，僅是輸出為低電平有效，可作來驅動共陽極組的LED顯示器。3.3.3數據選擇器A1A0Y00011011D0D1D2D

34、3D1D0D2D3YSA1A0一、數據選擇器的工作原理二、集成數據選擇器雙四選一數據選擇器74LS153：兩個數據選擇器公用地址輸入端和電源。 Y1 Y2 A1 74LS153 A0D10D11D12D13 S1 D20D21D22D23 S2&1&&&11A1A0D1D0D2D3Y2526課時：DIS Y A2 INH CC4512 A1 D0D1D2D3D4D5D6D7 A0 八選一數據選擇器CC4512：功能表為：功能0 00 11正常工作Y0（不工作）輸出高阻態3.3.4加法器1 1 0 1+ 1 0 11 1 11 0 0 1 0先看一例：此例說明：只

35、有最低位為兩個數碼相加，其余各位都有可能是三個數碼 。加得的結果必須用二位數來表示，一位反應本位和，一位反應進位。一、1位加法器半加器A BSCO0 00 11 01 101100001A SB CO=1ASCOB 全加器A B CIS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1S COA B CI二、多位加法器串行進位：COSA B CICOSA B CICOSA B CIS1S0C0S2A1A0A2B1B0B23.3.5數值比較器一、1位數值比較器A BY(A<B) Y(A=B) Y(A>B)0 00 11 01 10 1 01 0 00 0 10 1 01&1&1Y(A<B)Y(A>B)Y(A=B)AB二、多位數值比較器A=A3A2A1A0B= B3 B2 B1 B0A3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3 A2B2A2B2A2=B2A2=B2A2=B2