1、第20卷第4期2005年8月液晶與顯示Chinese Journal of Liquid Crystals and DisplaysVol 120,No 14Aug.,2005文章編號:100722780(20050420324204基于FP GA 的液晶顯示驅動IP 核的實現王騫1,2,丁鐵夫1(1.中國科學院長春光學精密機械與物理研究所,吉林長春130033;2.中國科學院研究生院,北京100039摘要:基于FP GA ,研究了液晶顯示驅動方法,參照TF T 2L CD C J M10C11的邏輯和時序要求設計了32×32可變寬度像素點的液晶顯示驅動電路,用硬件描述語言V HDL

2、 編制了用于液晶顯示驅動的IP 核,該IP 核用來實現可變顯示坐標、可變像素寬度和可變灰度等級的液晶顯示。經實驗確認,該IP 核占用1K30中的458個L E ,在1K3023芯片中,最高時鐘頻率為25.71M Hz ,能夠完成液晶顯示時序及控制方面的要求且控制靈活;能驅動大部分的TFT 2L CD ,通用性好;在外擴SRAM 或SDRAM 后即可應用于更大規模的液晶顯示驅動,可移植性強,是用FP GA 驅動TF T 2L CD 的一套較佳的解決方案。關鍵詞:液晶顯示;FP GA ;驅動電路中圖分類號:TN873;TN47文獻標識碼:A收稿日期:2004212209;修訂日期:20052022

3、28基金項目:國家自然科學基金資助項目(No.50473040,60277033,59973020,199740461引言液晶顯示驅動有多種方法,通常采用的方法為基于專用集成電路的方法和基于通用微處理器的方法。本文研究了一種基于FP GA (EP1K30QC20823的液晶顯示驅動方法,與專用集成電路相比,FP GA 更靈活;與通用微處理器相比,FP 2GA 的速度更快。利用硬件描述語言,編制了液晶顯示驅動的IP 核,開發了32×32可變寬度像素點的液晶顯示驅動電路,指出,基于FP GA 的驅動方法能夠滿足液晶顯示驅動時序上的要求,且具有控制靈活的特點,在外擴片外SRAM 或SDRA

4、M 后,容易移植在更多可變寬度像素點的液晶顯示器的驅動上。因FP GA 液晶顯示驅動器的像素時鐘為25.175M Hz ,普通的單片機難以滿足要求,故選用AL TERA 公司的ACEX 系列FP GA 作為驅動電路的核心部件。FP GA 即現場可編程門陣列器件,是一種超大規模集成電路,具有在電路可重配置能力(in circuit reconfigurable ,ICR 。設計者設計的邏輯在編譯、適配后變成網絡表,下載到FP GA 芯片上之后,FP GA 即可執行設計邏輯的功能。因此,FP GA 非常適合于進行快速原型設計,設計者可完全控制產品開發過程中由邏輯設計到最終產品的全過程。2設計與實現

5、本液晶顯示屏采用了商用的CJ M10C11系列TF T 液晶顯示屏,該顯示屏是一種用非晶硅作為開關器件的有源矩陣液晶顯示器,其接口為T TL 電平,分辨率為640×480像素,像素尺寸為100m ×300m ,灰度級為64級灰度,用18bit數據信號能顯示262144色1。液晶顯示驅動電路總體框圖如圖1所示。驅動電路通過串口和上位機進行通訊,數據通過串口傳輸到FP GA 的片上ROM 中,傳輸結束后FP GA 上的液晶顯示驅動電路開始工作,控制信號發生器產生控制信號及地址,并將由片上ROM 讀出的各可變寬度像素點的灰度值送L CD顯示器顯示。在本方案中,與上位機的串行接口、

6、片上ROM 、像素時鐘發生器以及控制信號發生器都是在一片FP GA (ACEX1K30上實現的。ACEX 系列的FP GA 由排成行和列的邏輯陣列塊L AB (logic array block 、每行之中嵌入的嵌入式陣列塊EAB (embedded array block 、快速互連以及IO 單元構成。每個邏輯陣列塊包第4期王騫,等;基于FP GA的液晶顯示驅動IP核的實現325 圖1液晶顯示驅動系統總體框圖Fig.1Block diagram of liquid crystal display driving含8個邏輯單元L E(logic element和一個局部互聯。每個邏輯單元則由一

7、個4輸入查找表(L U T,一個可編程觸發器,快速進位鏈、級連鏈組成,多個L AB和多個EAB通過快速通道互相連接。嵌入式陣列塊是ACEX系列器件在結構設計上的一個重要部件。它是輸入端口和輸出端口都帶有觸發器的一種靈活的RAM塊,其主要功能就是實現一些規模不太大的FIFO、ROM、RAM和雙端口RAM等2,3。在本液晶顯示驅動電路中,主要用宏功能模塊實現片上ROM,它調用FP GA上的EAB資源實現灰度數據的存儲,用普通的邏輯單元存儲坐標值,實現可變寬度像素的像素寬度存儲。在ACEX1K30中,共有6塊4096位的EAB資源,可實現45×45可變寬度像素的18bit灰度顯示。另外,在

8、綜合時,計數器、加法器等邏輯器件能夠調用FP GA上的快速進位鏈等資源,提高設計的性能。液晶顯示器顯示方案如圖2所示,整個圖像分為消隱區和可視區,在可視區中劃分出32×32可變寬度像素的控制顯示區,每個可變寬度像素中是由n×n個像素構成的。當掃描點位于可視區內,控制顯示區外時,所顯示的灰度為0;當掃描信號進入控制顯示區后,根據控制信號發生器所產生的地址值,由ROM中讀取灰度值,送L CD 顯示器進行顯示。控制顯示區在可視區中的坐標以及每個可變寬度像素的寬度,即行或列方向上的像素數都是獨立可調的,具有很強的靈活性。2.1像素時鐘發生器像素時鐘發生器是L CD液晶顯示器驅動IP

9、 核中顯示和控制信號發生器的基準。 該顯示屏的圖2液晶顯示器顯示方案Fig.2Display scheme of L CD display時序信號為由水平和垂直視頻時序組合而成的復合視頻時序。像素時鐘頻率為25.175M Hz,像素時鐘周期為39.72ns,行顯示時間為640個時鐘周期,行消隱時間為160個時鐘周期,每個視頻行為800個時鐘周期,幀顯示時間為480個視頻行周期,幀消隱時間為45個視頻行周期4,5。在FP GA中,將像素時鐘發生器和控制信號發生器組合在同一個控制模塊WF中,用硬件描述語言V HDL實現了該液晶顯示驅動IP核,如圖3所示。CL K腳接25.175M Hz晶振,產生液

10、晶顯示屏所需要的像素時鐘。控制行、幀顯示及消隱的二進制計數器在行、幀消隱期間復位,在行、幀顯示期間開始工作,并產生控制信號發生器所需要的信號6 。圖3液晶顯示器驅動IP核Fig.3IP core of L CD driving2.2控制信號發生器控制信號發生器最主要的部分是地址產生器,它根據水平和垂直顯示及消隱計數器的值產生控制信號,其狀態機如圖4所示。液晶顯示驅動器驅動電路工作后,首先由ROM中讀入控制顯326液晶與顯示第20卷 圖4控制信號發生器狀態機Fig.4State machine of control signal generator示區的參照點坐標、控制顯示區每行中的可變寬度像素

11、數、可變寬度像素的寬度等數據,在水平顯示及垂直顯示時間,將水平顯示與垂直顯示計數器中的值與這些數據進行比較,判定是否進入控制顯示區域,需要進行顯示。如未進入控制顯示區域,即Ent =0,則灰度值為0,若Ent =1則水平、垂直的可變寬度像素計數器和像素計數器開始計數,如垂直的像素計數器Vis 、水平的可變寬度像素計數器Hsb 和水平的像素計數器His 都為零,則表示已掃描到一行可變寬度像素的最后一個像素,觸邊計數器Rre 計數值加1。根據觸邊計數器、水平可變寬度像素計數器以及每行中的可變寬度像素數(為常數,本文中為32,可確定地址Addr 的值。通過此地址即可由ROM 中讀出灰度值,送到TF

12、T 液晶顯示屏后就可以控制每個可變寬度像素的灰度值,即加在每個像素的兩極的電壓,從而實現可變坐標、可變像素寬度、可變灰度的顯示。液晶顯示驅動IP 核的仿真結果如圖5所示,其中enab 為復合同步信號,f syn 為幀同步信號。該IP 核在Quartus II 4.2下編譯通過,占用1K 3023中的458個L E ,最高時鐘頻率為25.71M Hz ,滿足設計要求。 圖5幀、行時序仿真結果Fig.5Frame and row timing simulation3結語本方案以FP GA 為核心,實現了液晶顯示器驅動IP 核,整個系統控制靈活,結構緊湊。當然,對于規模更大的方案,如100×

13、;100像素等,可用片外SRAM 或SDRAM 代替片上ROM 。另外,若液晶屏的分辨率更高,如800×600,此時像素時鐘為50M Hz ,可用線性反饋移位寄存器型計數器(L FSR Counter 代替二進制計數器7,以取得更好的顯示效果。參考文獻:1吉林彩晶數碼高科顯示器有限公司.TF T 2LCD 模塊產品說明書CJ M10C11Z.2000.2宋萬杰,羅豐,吳順君.CPLD 技術及其應用M .西安:西安電子科技大學出版社,1999.3Wakerly.John F.數字設計原理與實踐M .北京:機械工業出版社,2003.4任艷穎,王彬.IC 設計基礎M .西安:西安電子科技大

14、學出版社,2003.第4期王騫,等;基于FP GA的液晶顯示驅動IP核的實現3275張義磊,安吉宇,仲崇亮,等.ARM芯片S3C2410驅動TF T2LCD的研究J.液晶與顯示,2005,20(1:61266.6吳平,龔彬,丁鐵夫.液晶顯示模塊和MSP430單片機在顯示終端上的應用J.液晶與顯示,2003,18(6:4362441.7Smit h Douglas J.H DL Chi p Desi gnM.Madison:Doone Publications,1996.R ealization of FPGA B ased IP Core of Liquid Crystal Display D

15、rivingWAN G Qian1,2,DIN G Tie2f u1(1.Changchun I nstit ute of Optics,Fine Mechanics and Physics,Chinese A cadem y of S ciences,Changchun130033,China;2.Graduate S chool of Chinese A cadem y of S ciences,Bei j i ng100039,ChinaAbstractThe driving met hod of t he liquid crystal display based on FP GA wa

16、s researched,t he driving circuit of32×32widt h2variable pixel liquid crystal displays was developed according to t he logic and timing demand of CJ M10C11TF T2L CD.The IP core was compiled to drive liquid crystal display wit h hardware description language V HDL.This IP core can realize t he d

17、isplay of variable coordinate, variable pixel widt h and variable gray scale.This driving met hod was notarized in experiment;it used 458logic element s in1K30and can achieve t he fastest clock frequency25.71M Hz when1K3023is used.It can f ulfill t he timing and cont rol requirement s and versatile

18、at cont rol.This design can be universally used because it can drive mo st TF T2L CD,and can be well t ransplanted to larger scale L CD display driving after extending t he design wit h SRAM or SDRAM.It is a better met hod of driving L CD display based on FP GA.K ey w ords:liquid crystal display;FP GA;driving circuit作者簡介:王騫(1973-,男,吉林長春人,博士研究生,主要從事算法在FP GA中的應用以及片上可編程系統方面的研究。手機TF T2L CD日本夏普公司去年生產7194萬塊手機TF T2L CD,為世界手機TF T2L C